[发明专利]晶体管和用于制造晶体管的方法

权利要求书

1.具有以下特征的晶体管（100）：

－载体衬底（110）；

－施加在载体衬底（110）上的由第一半导体材料构成的第一半导体层（130）；

－施加在第一半导体层（130、135）上的由第二半导体材料构成的第二半导体层（135），其中第一半导体材料的带间距与第二半导体材料的带间距不同；

－漏端子（145）和源端子（150），所述漏端子和源端子至少被嵌入在第二半导体层（135）中，其中借助所述漏端子（145）和源端子（150）至少能够电接触第一和第二半导体材料之间的分界层（140）；

－所述漏端子（145）和源端子（150）之间的沟道区域（155）；

－栅端子（170），其至少部分地覆盖沟道区域（155）；以及

－凹槽（180），其被布置在载体衬底（100）的与所述漏端子（145）和/或源端子（150）相对的侧上并且至少部分地重叠沟道区域（155），其中凹槽（180）的侧面边缘（182）和/或底（183）被绝缘层（185）覆盖。

2.根据权利要求1所述的晶体管（100），其特征在于，绝缘薄层从凹槽（180）中延伸出来到载体衬底（100）的与栅端子（170）相对的主表面（186）上。

3.根据上述权利要求之一所述的晶体管（100），其特征在于，在绝缘层（185）的与载体衬底（110）相对的侧上至少在凹槽（180）的区域中布置有填充层（187），所述填充层具有热的和/或导电的材料。

4.根据上述权利要求之一所述的晶体管（100），其特征在于，填充层（187）至少在凹槽（180）的区域中具有金属材料、特别是铜、多晶硅、特别是掺杂的多晶硅和/或SiC、特别是高掺杂的SiC和/或氮化铝。

5.根据上述权利要求之一所述的晶体管（100），其特征在于，绝缘层（185）具有最小0.1μm和/或最高10μm的厚度。

6.根据上述权利要求之一所述的晶体管（100），其特征在于，凹槽（180）具有深度，使得在第一半导体层（130）和绝缘层（185）之间布置有载体衬底（110）的子层。

7.根据上述权利要求之一所述的晶体管（100），其特征在于覆盖第二半导体层（135）、源端子（145）、漏端子（150）和/或栅端子（170）的另外的载体衬底（320）。

8.根据上述权利要求之一所述的晶体管（100），其特征在于另外的凹槽（300），所述另外的凹槽从载体衬底（110）的与栅端子（170）相对的侧延伸直至第一（130）和/或第二（135）半导体层，特别是其中另外的凹槽（300）被布置在载体衬底（110）的不重叠沟道区域（155）的区段中。

9.根据权利要求8所述的晶体管（100），其特征在于，在另外的凹槽（300）的边缘上至少部分地布置有所述绝缘层（185）或另外的绝缘层。

10.根据权利要求8或9之一所述的晶体管（100），其特征在于，在另外的凹槽（300）中布置有填充层（187）或另外的填充层，所述填充层或另外的填充层具有热的和/或导电的材料，特别是其中所述填充层（187）或另外的填充层与源端子（145）、漏端子（150）、栅端子（170）或分界层（140）导电连接。

11.用于制造晶体管（100）的方法（200），其中所述方法（200）具有以下步骤：

－提供（210）载体衬底（110）；

－将由第一半导体材料构成的第一半导体层（130）施加（220）在载体衬底（110）上并且将由第二半导体材料构成的第二半导体层（135）施加在第一半导体层上，其中第一半导体材料的带间距与第二半导体材料的带间距不同；

－构造（230）漏端子（145）和源端子（150），所述漏端子（145）和源端子（150）至少被嵌入在第二半导体层（135）中，其中借助所述漏端子（145）和源端子（150）至少能够电接触第一和第二半导体材料之间的分界层（140）并且通过所述漏端子（145）和源端子（150）定义漏端子（145）和源端子（150）之间的沟道区域（155）；

－布置（240）栅端子（170），其至少部分地覆盖沟道区域（155）；以及

－在载体衬底（110）的与漏端子（145）和/或源端子（150）相对的侧上在载体衬底（110）的至少部分重叠沟道区域（155）的区段中引入凹槽（180），其中凹槽（180）的边缘通过绝缘层（185）来覆盖。