[发明专利]用于动态分配扫描测试资源的电路和方法

说明书

公开一种测试被测设备(DUT)的方法和测试系统。生成与从测试系统接收到的测试图案结构关联的至少一个控制信号(705)。从DUT中数量为M的I/O端口选择M1个端口，以基于控制信号接收对应于测试图案结构的扫描输入(710)，以及从数量为M的I/O端口选择M2个端口，以基于控制信号提供扫描输出(715)。M1和M2中的每个是选自0到M的数值，其中M1和M2的总和小于或等于M。DUT的扫描测试基于提供扫描输入到M1个端口以及从M2个端口接收扫描输出来执行(730)。

技术领域

本发明大体涉及诸如多个集成电路即IC的半导体设备的扫描测试。

背景技术

在一个示例情况下，集成电路或其它半导体设备设计的测试可能是制造过程中的基本步骤，并且可能涉及各种挑战(诸如，例如使用穷举测试码(exhaustive testpattern)，以及同时减少设计的测试中涉及的整体测试时间和成本)。用于减少测试中涉及的测试时间和成本的一些示例技术可以包括利用适当的可测试性设计技术(design fortestability,DFT)(其适合于自动测试图案产生(automatic test pattern generation,ATPG)和ATPG工具)来设计要被测试的设备(称为被测试设备(devices under test,DUT))，以便支持使用不同测试仪的测试应用。一些测试仪的示例可以包括非常低成本测试仪(very low cost tester,VLCT)或高端测试仪。

在各种示例情况下，用于测试仪以及用于校正操作的多个DUT中的大多数硬件实施方式利用ATPG工具产生的图案联合执行扫描输入移位操作(scan-in shift operation，扫描输入/扫入移位操作)和扫描输出移位操作(scan-out shift operation，扫描输出/扫出移位操作)。在各种情况下，期望的可控制性(基于扫描输入操作)以及期望的可观测性(基于扫描输出操作)可能不同，并且在这种情况下，一些测试周期和相关的资源可能不被完全利用。这种情况的示例包括多个相同内核或不相同内核的测试。例如，在某些设备中，基于每个测试图案，要被移入的数据量不必与要被移出的数据量相同。这种情况的另一个示例(其中期望的可控制性和期望的可观测性可能不同)是将被扫描输入或扫描输出的扫描通道的部分。另一个这种情况可以是在不止一个测试图案中，具体模块中的相同扫描输入值能够用于测试其它相邻模块中的故障。另一种情况是若干模块的初始化可能需要若干扫描输入操作，以便设置不同模块的各个扫描链的状态，而基于每种模式观测几个扫描链可能是足够的，以便获得目标收敛。

此外，当多个DUT的输入/输出(I/O)端口与对应的测试仪的端口耦合时，控制扫描输入或扫描输出移位操作的时钟频率受下列项约束：(1)测试仪扫描通道中的数据转换速度，以及(2)针对该时钟频率，匹配DUT I/O与在测试系统的板上看到的负载。在各种情况下，DUT的输出端口可能不具有充足的驱动强度以驱动DUT和VLCT之间的连接上的负载，并且低强度I/O可能损害移位速度以及还可能影响测试时间。

发明内容

公开用于设备(被测设备(DUT))的扫描测试的各种方法、设备的配置和测试系统。至少一个DUT包括与数量为M的输入/输出(I/O)端口关联的数量为N的扫描通道，其中N和M两者都为整数值。测试被测设备(DUT)的方法包括产生与测试图案结构关联的至少一个控制信号，其中从用于扫描测试至少一个DUT的测试系统接收测试图案结构。该方法进一步包括从数量为M的I/O端口中选择数量为M1的端口，以基于至少一个控制信号接收对应于测试图案结构的扫描输入。该方法进一步包括从数量为M的I/O端口中选择数量为M2的端口，以基于至少一个控制信号提供对应于测试图案结构的扫描输出，其中M1和M2的每个选自0到M的数值(例如，整数值)，并且其中M1和M2的总和小于或等于M。此后，该方法包括基于将扫描输入提供到数量为M1的端口以及从数量为M2的端口接收扫描输出来执行至少一个DUT的扫描测试。