[实用新型]一种有限次复位看门狗电路

权利要求书

1. 一种有限次复位看门狗电路，使用可编程逻辑器件EPLD，在可编程逻辑器件EPLD内部实现逻辑电路，其特征在于，逻辑电路结构包括1个4位减计数器、1个8位减计数器，缓冲器和反相器，外加1个有源晶振、1个MOS管、3个RC延时电路、1个可控硅和若干电阻；

8位计数器U1作为看门狗超时计数器，U1的计数时钟输入端Ck连接外部晶振时钟；RESET连接外部延迟电路RC1；U/D端置0选择减计数模式；A-H端口连接8根外部输入脚，用于设置8位2进制的喂狗时间；Load端连接外部延迟电路RC2；Carry out端口连接到U2的计数时钟输入端Ck，同时通过反相器D2反向后输出到被保护电路的reset端口，在此线路上有RC延迟电路RC3；

4位计数器U2作为复位次数计数器，U2的计数时钟输入端Ck连接U1的Carry out端口；RESET连接外部延迟电路RC1；U/D端置0选择减计数模式；A-D端口连接4根外部输入脚，用于设置4位2进制的复位次数限制；Load端连接外部延迟电路RC2；Carry out端口连接到反相器D1，反向后输出到可控硅D4使能端口；

被保护电路的WD端连接在延迟电路RC1上，并连接EPLD内部的U1、U2的reset端口，同时通过反相器D3产生反向信号，经过外部的RC2延迟后返回EPLD，驱动U1、U2的Load端口。