[实用新型]一种基于PCI-E总线技术的加解密卡

说明书

技术领域

本实用新型涉及保护计算机或计算机系统的安全装置技术领域，具体涉及一种基于PCI-E总线技术的加解密卡。

背景技术

随着科技不断发展和信息的迅速传播，现有加解密卡主要采用PCI的总线连接方式。PCI的英文全称为Peripheral  Component Interconnect，即外部设备互联总线，是于1993年推出的PC局部总线标准。传输带宽最高仅为133MB/s(33MHZ X 32bit/8)，远远无法满足现阶段大数据量交换的需求，因此，2001年的春季，英特尔公司就提出了要用新一代的技术取代PCI总线和多种芯片的内部连接，并称之为第三代I/O总线技术。随后在2001年底，包括Intel、AMD、DELL、IBM在内的20多家业界主导公司开始起草新技术的规范，并在2002年完成，对其正式命名为PCI Express。它采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所不能提供的高带宽。

 PCI Express总线是一种完全不同于过去PCI总线的一种全新总线规范，与PCI总线共享并行架构相比，PCI Express总线是一种点对点串行连接的设备连接方式，点对点意味着每一个PCI Express设备都拥有自己独立的数据连接，各个设备之间并发的数据传输互不影响，而对于过去PCI那种共享总线方式，PCI总线上只能有一个设备进行通信，一旦PCI总线上挂接的设备增多，每个设备的实际传输速率就会下降，性能得不到保证。PCI Express以点对点的方式处理通信，每个设备在要求传输数据的时候各自建立自己的传输通道，对于其他设备这个通道是封闭的，这样的操作保证了通道的专有性，避免其他设备的干扰。

在传输速率方面，PCI Express总线利用串行的连接特点将能轻松将数据传输速度提到一个很高的频率，达到远超出PCI总线的传输速率。PCI Express的接口根据总线位宽不同而有所差异，包括x1、x4、x8以及x16(x2模式将用于内部接口而非插槽模式），其中X1的传输速度为250MB/s，而X16就是等于16倍于X1的速度，即是4GB/s。与此同时，PCI Express总线支持双向传输模式，还可以运行全双工模式，它的双单工连接能提供更高的传输速率和质量，它们之间的差异跟半双工和全双工类似。因此连接的每个装置都可以使用最大带宽，PCI Express接口设备将有着比PCI设备优越的多的资源可用。

实用新型内容

鉴于上述问题，提出了本实用新型以便提供一种克服上述问题或者至少部分地解决上述问题的基于PCI-E总线技术的加解密卡，利用PCI-E接口大幅度提高加解密卡与主机的数据通信速度，使得整机的加解密速度得到较大的提升，适用于需要大量加解密的设备。

依据本实用新型的一个方面，提供了一种基于PCI-E总线技术的加解密卡，包括FPGA处理芯片和一片以上的并行专用加解密算法芯片PCI-E单元，其中：

所述FPGA处理芯片适用于配置加解密卡和控制数据处理；

所述加解密卡与主机的数据交换基于PCI-E总线技术。

进一步地，还包括配置程序存储单元Flash芯片，适用于配置所述加解密卡的所述FPGA处理芯片和所述专用加解密算法芯片的通信方式和/或算法选择。

进一步地，所述PCI-E单元包括PCI-E接口模块和PCI-E接口控制芯片，所述PCI-E接口模块适用于所述加解密卡和主机间的数据传输，所述PCI-E接口控制芯片适用于控制所述PCI-E接口模块的数据通信，为所述FPGA处理芯片提供主机的请求数据。 

进一步地，还包括随机数发生单元，所述随机数发生单元与所述FPGA处理芯片相连接，适用于产生真随机数。

进一步地，还包括存储单元，其与所述FPGA处理芯片相连接，适用于存储所述加解密卡处理前后的缓存数据。

进一步的，所述缓存数据包括原始请求数据、所述FPGA处理芯片处理的运行缓存数据和加解密完毕数据。

进一步的，所述专用加解密算法芯片适用于对数据的加解密运算，与所述FPGA处理芯片相连接，接收所述FPGA处理芯片发送的请求数据并向所述FPGA处理芯片发送加解密完毕数据。

进一步的，所述专用加解密算法芯片为4片并行的专用加解密算法芯片。

进一步的，还包括电源管理模块，适用于对所述加解密卡的芯片提供并且管理控制电流输出和信号负载电流。