[实用新型]忆容器的实现电路

说明书

技术领域

本实用新型涉及记忆性电路元件的结构领域，特别涉及一种磁控式忆容器的实现电路以及任意阶次的磁控式忆容器的实现电路。

背景技术

1971年，美国伯克利大学的蔡少棠教授分析了基础电子器件的电压、电流、电荷和磁通对称性后，提出应该存在第四种电子器件，即忆阻器。忆阻器的电阻与历史状态有关，具有记忆能力。2008年，由HP实验室的科学家Stanley Williams领导的团队在极其严格的实验条件下得到了忆阻器的物理实现。

近年来，类似忆阻器具有记忆效应的电子器件或系统被陆续发现，如忆容器、忆感器等。这些器件的状态变量表现出明显的记忆效应，其状态变量关系曲线具有迟滞性。忆容器中体现这种滞回关系的是q-v曲线。目前国内外学者对记忆系统的研究主要集中在忆阻器上，对忆容器和忆感器的研究较少，很多已知的忆容器结构都是在忆阻器的基础上变换得出，结构复杂。

公开于该背景技术部分的信息仅仅旨在增加对本实用新型的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

实用新型内容

本实用新型的目的在于提供一种忆容器的实现电路，从而克服在忆阻器的基础上变换得出的忆容器结构复杂的缺点。

为实现上述目的，本实用新型提供了一种一阶忆容器的实现电路，包括：第一运算放大器、第二运算放大器、第一电容、第二电容、第三电容、电阻、反馈电阻、电流反馈运算放大器以及第一乘法器；所述第一运算放大器的正相输入端与所述第一乘法器的第一输入端以及所述电流反馈运算放大器的TZ端相连，所述第二运算放大器的输出端与所述第一乘法器的第二输入端相连，所述第一电容的一端与所述第二运算放大器的输出端相连；所述第二运算放大器的反相输入端与所述第一电容的另一端以及所述电阻的一端相连，所述反馈电阻与所述第一电容并联，所述第一运算放大器的输出端与所述电阻的另一端以及所述第一运算放大器的反相输入端相连，所述电流反馈运算放大器的反相输入端与所述第二电容的一端相连，所述第二电容的另一端与所述第一乘法器的输出端相连，所述第三电容的一端与所述第一乘法器的输出端相连。

上述技术方案中，所述电流反馈运算放大器的型号为AD844。

本实用新型的另一目的在于提供一种二阶忆容器的实现电路，从而克服在忆阻器的基础上变换得出的忆容器结构复杂的缺点。

为实现上述目的，本实用新型提供了一种二阶忆容器的实现电路，在所述第一乘法器之后添加第二乘法器，所述第一乘法器的两个输入端与所述第二运算放大器的输出端相连，所述第二乘法器的一个输入端与所述第一乘法器的输出端相连，所述第二乘法器的另一个输入端与所述第一运算放大器的正相输入端相连，所述第二乘法器的输出端与所述第二电容和所述第三电容的一端相连。

本实用新型的另一目的在于提供一种采用上述二阶忆容器的实现电路的任意阶次忆容器电路的实现方法，从而克服在忆阻器的基础上变换得出的忆容器结构复杂的缺点。

为实现上述目的，本实用新型提供了一种采用上述二阶忆容器的实现电路的任意阶次忆容器的实现电路，包括在所述第二乘法器后继续增加到N个乘法器以对应成为N阶忆容器电路。

与现有技术相比，本实用新型具有如下有益效果：

1.本实用新型中的忆容器的实现电路，测量电路所得的q-v曲线符合磁控式忆容器表现出的明显的记忆效应，其状态变量关系曲线具有滞回性，因此，该实现电路相当于一个磁控式忆容器。

2.电路结构简单，参数调节方便。

3.改变乘法器的数量，即可对应实现任意阶次磁控式忆容器电路。

附图说明

图1是根据本实用新型的一阶忆容器电路的电路原理图。

图2是根据本实用新型的二阶忆容器电路的电路原理图。

图3是根据本实用新型的N阶忆容器电路的电路原理图。

图4是根据本实用新型的一阶忆容器电路在正弦电压作用下的q-v特性曲线图。

图5是根据本实用新型的二阶忆容器电路在正弦电压作用下的q-v特性曲线图。

具体实施方式

下面结合附图，对本实用新型的具体实施方式进行详细描述，但应当理解本实用新型的保护范围并不受具体实施方式的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。