[实用新型]像素电路、显示基板和显示面板

权利要求书

1.一种像素电路，所述像素电路包括：

电源端；

控制薄膜晶体管，所述控制薄膜晶体管的第一极与所述电源端相连，且所述控制薄膜晶体管能够在所述像素电路的预充阶段、补偿阶段以及发光阶段导通；

驱动薄膜晶体管，所述驱动薄膜晶体管的第一极与所述控制薄膜晶体管的第二极相连；

存储电容，所述存储电容的第一端与所述驱动薄膜晶体管的第二极相连，所述存储电容的第二端与所述驱动薄膜晶体管的栅极相连；

发光件，所述驱动薄膜晶体管的第二极与所述发光件的阳极相连，所述发光件的阴极接地，其特征在于，

所述像素电路还包括：

分压控制模块，所述分压控制模块用于在所述像素电路的预充阶段为所述存储电容充电，以使得所述驱动薄膜晶体管的栅极电压达到参考电压，并且所述分压控制模块能够在所述像素电路的补偿阶段向所述存储电容的第二端输出低电平；和

分压电容，所述分压电容的第一端与所述存储电容的第一端相连，所述分压电容的第二端与所述发光件的阴极相连。

2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第一控制端，所述控制薄膜晶体管的栅极与所述第一控制端相连。

3.根据权利要求1或2所述的像素电路，其特征在于，所述分压控制模块包括第一薄膜晶体管、第二薄膜晶体管、第二控制端、第三控制端和参考电压端，所述参考电压端用于提供参考电压，所述第一薄膜晶体管的第一极与所述像素电路的数据输入端相连，所述第二薄膜晶体管的第二极与所述驱动薄膜晶体管的栅极相连，所述第一薄膜晶体管的栅极与所述第二控制端相连，所述第二控制端能够在所述像素电路的数据写入阶段将所述第一薄膜晶体管导通，所述第二薄膜晶体管的第一极与所述参考电压端相连，所述第二薄膜晶体管的第二极与所述存储电容的第二端相连，所述第二薄膜晶体管的栅极与所述第三控制端相连，所述第三控制端能够在所述像素电路的预充阶段和所述像素电路的补偿阶段将所述第二薄膜晶体管导通。

4.根据权利要求3所述的像素电路，其特征在于，所述参考电压端与所述数据输入端形成为一体。

5.一种显示基板，所述显示基板包括排列为多行多列的多个像素单元，每个像素单元中都设置有像素电路，其特征在于，所述像素电路为权利要求1所述的像素电路。

6.根据权利要求5所述的显示基板，其特征在于，所述显示基板包括多组扫描线，每组所述扫描线对应一行所述像素单元，每组所述扫描线都包括第一扫描线，所述第一扫描线与所述第一控制端相连，以在所述预充阶段、所述补偿阶段和所述发光阶段将所述控制薄膜晶体管导通。

7.根据权利要求6所述的显示基板，其特征在于，每组所述扫描线还包括第二扫描线和第三扫描线，所述分压控制模块包括第一薄膜晶体管、第二薄膜晶体管、第二控制端和第三控制端，所述第一薄膜晶体管的第一极与参考电压端相连，所述第二薄膜晶体管的第二极与所述驱动薄膜晶体管的栅极相连，所述第一薄膜晶体管的栅极与所述第二控制端相连，所述第二控制端与所述第二扫描线相连，以在所述像素电路的数据写入阶段将所述第一薄膜晶体管导通，所述第二薄膜晶体管的第一极与数据输入端相连，所述第二薄膜晶体管的第二极与所述存储电容的第二端相连，所述第二薄膜晶体管的栅极与所述第三控制端相连，所述第三控制端与所述第三扫描线相连，以在所述像素电路的预充阶段和所述像素电路的补偿阶段将所述第二薄膜晶体管导通。

8.根据权利要求7所述的显示基板，其特征在于，所述显示基板还包括参考电压线，所述参考电压线与所述第二薄膜晶体管的第一极相连，用于在所述预充阶段向所述第二薄膜晶体管提供参考电压。

9.根据权利要求8所述的显示基板，其特征在于，所述显示基板包括数据线，所述数据线与所述参考电压线形成为一体，所述数据线与所述数据写入端相连，且所述数据线能够在所述预充阶段、所述补偿阶段和所述发光阶段输出参考电压，并在写入阶段向所述数据写入段提供写入数据。

10.一种显示面板，所述显示面板包括显示基板，其特征在于，所述显示基板为权利要求5至9中任意一项所述的显示基板，所述显示面板还包括电源，所述电源与所述电源端相连，且所述电源能够在所述像素电路的预充阶段向所述电源端输出低电平信号，在所述像素电路的补偿阶段、写入阶段以及发光阶段向所述电源端输出高电平信号。