[实用新型]4GE+8E1-CPE设备有效
| 申请号： | 201420434499.2 | 申请日： | 2014-08-04 |
| 公开（公告）号： | CN204119253U | 公开（公告）日： | 2015-01-21 |
| 发明（设计）人： | 郑元先;鄢然;王雅荣 | 申请（专利权）人： | 南京普天网络有限公司;南京普天通信股份有限公司 |
| 主分类号： | H04L12/02 | 分类号： | H04L12/02 |
| 代理公司： | 南京君陶专利商标代理有限公司 32215 | 代理人： | 沈根水 |
| 地址： | 210012 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | ge e1 cpe 设备 | ||
1.4GE+8E1-CPE设备，其特征是包括一个CPE模块，该CPE模块共含14个接口，其中第1、第2、第3、第4个接口是UNI侧4路10/100/1000Base-TX以太网接口分别用双绞线对应接至4路以太网网络的第1、第2、第3、第4个接口，第5、第6、第7、第8、第9、第10、第11、第12个接口是8路E1的接口分别用同轴电缆对应接至8路E1业务的第1、第2、第3、第4个接口，第5、第6、第7、第8个接口；第13、第14个接口是NNI侧的2路1000Base-X光接口分别用光纤对应连接光传输的第1、第2个通道。
2.根据权利要求1所述的4GE+8E1-CPE设备，其特征是所述CPE模块，其结构包括FPGA芯片、DDRIII芯片、锁相环芯片、E1-LIU芯片、以太网PHY芯片、CPU芯片，其中以太网PHY芯片的信号输出/输入端通过SGMII接口与FPGA芯片的信号输入/输出端对应相接，E1-LIU芯片的信号输出/输入端通过TDM接口与FPGA芯片的信号输入/输出端对应相接，DDRIII芯片的信号输出/输入端通过DDRIII总线与FPGA芯片的信号输入/输出端对应相接，锁相环芯片的信号输入/输出端通过时钟接口与FPGA芯片的信号输出/输入端对应相接，CPU芯片的信号输出/输入端通过LocBus总线与FPGA芯片的信号输入/输出端对应相接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京普天网络有限公司;南京普天通信股份有限公司，未经南京普天网络有限公司;南京普天通信股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201420434499.2/1.html，转载请声明来源钻瓜专利网。
