[实用新型]一种基于固态硬盘的高速信号发生系统

说明书

技术领域

本实用新型涉及一种信号发生系统，具体涉及一种基于固态硬盘的高速信号发生系统。

背景技术

信号发生系统作为信号源可以对外提供仿真数据或者是真实采集数据，用来作为被测设备的数据源，以检测被测设备的处理性能。信号发生系统首先要能够存储数据，实现方式有EEPROM、FLASH、机械硬盘、固态硬盘等。在这几种实现方式中，EEPROM的速度慢，容量小；FLASH容量小，不易管理坏块；机械硬盘速度慢；固态硬盘的速度虽然相对比较快，但是为了能满足对外提供高速数据，使用一块硬盘也不能满足接口速率要求。

发明内容

本实用新型的目的是提供一种基于固态硬盘的高速信号发生系统，能够对外提供更高速的并行信号。

本实用新型所采用的技术方案是：

一种基于固态硬盘的高速信号发生系统，其特征在于：

包含有FPGA、PATA-SATA桥片和四个并联的SSD；

FPGA包含有双端RAM、RAM控制器、存储控制器和UART收发器；

FPGA上设置有接收外部数据的LVDS并行输入接口和发送内部数据的LVDS并行输入接口，并扩展有4个转发数据的PATA接口，各PATA接口接入PATA-SATA桥片再分别接入四个并联的SSD。

FPGA接有用于缓存SSD读写间隔数据的FIFO或者RAM，缓存的空间大小与SSD2次UDMA传输的间隔匹配。

本实用新型具有以下优点：

本实用新型所涉及的基于固态硬盘的高速信号发生系统，用FPGA和多个固态硬盘实现，存储容量大，发生信号速率高，同时由于采用了FPGA和PATA-SATA桥片，提供多个SATA接口，不需要使用SATA的第三方IPcore，节省成本，对外接口形式多样化。在内部使用FIFO作缓存来解决PATA接口的UDMA传输时间间隔的问题，从而保证对外接口的连续性，同时利用FPGA的高速并行输出接口来发送信号，降低设计复杂性。

附图说明

图1是系统硬件实现框图。

图2是FPGA软件设计内部模块框图。

图3是把数据拆分写到4个硬盘实现框图。

图4是4个硬盘的合并数据转换为原始数据格式输出。

图5是UDMA传输DREQ信号波形。

图6是READ DMA 模式下寄存器配置。

图7是READ DMA EXT模式下寄存器配置。

图8是PATA-SATA桥片原理图，两端分别连接到FPGA和SATA连接器。

图9-11分别对应系统的3种数据输出接口：并行LVDS、TLK2711、ECL。

其中，并行LVDS直接连接到FPGA的LVDS接口，TLK2711接口利用FPGA的GPIO通过TLK2711芯片转换，ECL接口利用FPGA内部的并串转换模块把并行数据转换成LVDS接口输出，同时在外部通过电平转换芯片实现LVDS电平到ECL电平的转换。

具体实施方式

下面结合具体实施方式对本实用新型进行详细的说明。

本实用新型涉及的一种基于固态硬盘的高速信号发生系统，如图1所示，包含有FPGA、PATA-SATA桥片和四个并联的SSD。FPGA包含有双端RAM、RAM控制器、存储控制器和UART收发器，FPGA上设置有接收外部数据的LVDS并行输入接口和发送内部数据的LVDS并行输入接口，并扩展有4个转发数据的PATA接口，各PATA接口接入PATA-SATA桥片再分别接入四个并联的SSD。FPGA接有用于缓存SSD读写间隔数据的FIFO或者RAM，缓存的空间大小与SSD2次UDMA传输的间隔匹配。在数据采集模式下，系统通过LVDS并行输入接口从外部接入数据，通过FPGA进行控制转发，然后通过PATA接口送给外部的PATA-SATA桥片，数据经过PATA-SATA桥片转换后写到SSD。数据发送模式与以上过程相反，数据从SSD读出来经过FPGA转换后通过LVDS并行输出接口发送出去。为了实现相对高速的数据采集和发送，本实用新型采用4个SSD并联的结构，这样，对外接口的速率可以达到硬盘接口的4倍，可以提高系统带宽。图2所示为FPGA内部软件设计模块框图。