[实用新型]一种用于智能变电站同步测试的时钟同步装置

说明书

技术领域

本实用新型涉及电力系统时间基准技术领域,特别是一种用于智能变电站同步测试的时钟同步装置。 

背景技术

智能变电站的快速发展，对时间同步装置提出了更高的要求，迫切需要准确、安全、可靠、高效的时间同步装置，为智能变电站各类设备的运行和测试提供精确的时间基准。现有的时间同步装置一般采用内部集成GPS接收模块，通过控制器将GPS时间报文解析后，再发出时间报文和时间同步脉冲的方式，但其无法充分利用智能变电站全站同步时钟源的输出信号，只能单一的利用GPS天线接收一种时间基准信号，输入形式单一，对时时间长，严重制约了智能变电站同步测试的效率，且每套时间装置都需配置一套GPS时钟天线，设备成本较高。 

发明内容

本实用新型所要解决的技术问题是，针对现有技术不足，提供一种用于智能变电站同步测试的时钟同步装置，有效解决现有时间同步装置存在的同步方式单一、对时时间长，无法充分利用智能变电站全站同步时钟源的输出信号以及设备成本较高的问题，满足电力系统各类装置时间同步测试的同步触发要求。

为解决上述技术问题，本实用新型所采用的技术方案是：一种用于智能变电站同步测试的时钟同步装置，包括GPS接收模块、单片机、FPGA、输出模块，所述GPS接收模块、单片机、FPGA、输出模块依次连接，所述GPS接收模块、单片机、FPGA均与逻辑控制电路连接。

还包括IRIG-B码接收模块；所述IRIG-B码接收模块与所述逻辑控制电路连接。

所述IRIG-B码接收模块包括TTL接收电路、RS422接收电路和光纤接收电路，所述TTL接收电路包括缓冲器和与所述缓冲器连接的第一光耦隔离芯片，所述第一光耦隔离芯片接入所述逻辑控制电路；所述RS422接收电路包括MAX3081芯片和与所述MAX3081芯片连接的第二光耦隔离芯片，所述第二光耦隔离芯片接入所述逻辑控制电路；所述光纤接收电路包括HFBR-24X2芯片与所述HFBR-24X2芯片连接的74LVC1G240芯片，所述74LVC1G240芯片的一个输出端与第一光耦连接，所述74LVC1G240芯片的另一个输出端与所述逻辑控制电路连接。

所述逻辑控制电路包括四个高速可控缓冲门，第一、第二高速可控缓冲门串联，第二高速可控缓冲门、第四高速可控缓冲门输出端接入FPGA；第一、第二、第三、第四高速可控缓冲门控制端均接入单片机；所述第一高速可控缓冲门的输出端和第三高速可控缓冲门输出端均与所述单片机连接。

所述输出模块包括IRIG-B码电信号输出部分、IRIG-B码光信号输出部分、分秒脉冲输出部分；所述IRIG-B码电信号输出部分包括TTL输出电路和RS422输出电路，所述TTL输出电路包括第三光耦，所述RS422输出电路包括一级转换芯片，所述第三光耦一个输入端与所述FPGA连接，所述第三光耦输出端与所述一级转换芯片连接；所述IRIG-B码光信号输出部分包括第一双与门驱动器，所述第一双与门驱动器接有两个光纤接口芯片，所述第一双与门驱动器输入端与所述第三光耦输出端连接；所述分秒脉冲输出部分包括TTL电平DB9接口分秒脉冲输出电路、TTL电平凤凰端子接口分秒脉冲输出电路、光信号分秒脉冲输出电路；所述TTL电平DB9接口分秒脉冲输出电路包括SN74LVC4245PW驱动器和与所述SN74LVC4245PW驱动器连接的DB9连接器，所述SN74LVC4245PW驱动器输入端与所述FPGA连接；所述TTL电平凤凰端子接口分秒脉冲输出电路包括第四光耦、第五光耦，所述第四光耦和第五光耦输入端分别与所述FPGA连接；所述光信号分秒脉冲输出电路包括第二双与门驱动器，所述第二双与门驱动器接有两个光纤接口芯片，所述第二双与门驱动器输入端分别与所述第四光耦、第五光耦输出端连接。

与现有技术相比，本实用新型所具有的有益效果为：本实用新型装置不仅可以接收GPS时间基准信号，而且还可方便地与智能变电站内的GPS时钟源的同步时钟输出进行接口，接收其IRIG-B时间基准信号，同步迅速；逻辑控制电路可以缩短触发脉冲延时，提高时间同步性；输出模块可方便地与各类电力系统装置进行接口，为各类电力系统装置提供精确时钟信号，满足电力系统各类装置时间同步的要求。本实用新型有效解决了现有时间同步装置存在的同步方式单一、对时时间长，无法充分利用智能变电站全站同步时钟源的输出信号以及设备成本较高的问题，满足了电力系统各类装置时间同步测试的同步触发要求。

附图说明

图1为本实用新型一种实施例结构框图；

图2为本实用新型另一种实施例结构框图；