[发明专利]用于激光距离选通成像高脉宽精度脉冲发生器的实现方法

说明书

技术领域

本发明涉及激光距离选通成像技术领域，尤其涉及一种基于数字移相提高脉宽控制精度的方法。

背景技术

实现激光距离选通成像的基础是同步控制脉冲激光和选通门工作。通过控制激光脉冲和选通脉冲之间的相对延时，使得选通门仅仅在目标反射光到达选通门时打开记录包含目标信息的光强信息，而在光飞行时间中选通门关闭不会记录光强信息。由此避免了光飞行时间中的散射光、背景光等噪声劣化成像质量，提高了激光成像的探测距离和精度。

脉冲激光和选通门之间的相对延时决定于目标物与成像系统之间的相对距离，选通门的持续时间决定了选通成像切片的景深。高精度的延时技术和脉宽技术是高分辨率激光距离选通成像中时序控制的关键。在激光距离选通成像中，测距精度需要在厘米量级甚至更小，因此需要采用纳秒级、皮秒级的时序控制技术。

目前在激光距离选通成像技术领域，获得窄脉宽的TTL触发信号主要有基于数字延时脉冲发生器、基于复杂可编程逻辑器件(CPLD)、基于可编程延时芯片和基于现场可编程逻辑门阵列(FPGA)。其中：

1)基于数字延时发生器

数字延时脉冲发生器以其高控制精度而广泛应用在选通成像实验室环境中。以典型的DG535为例，DG535能够同时提供4路可控制延时输出，延时范围为01000ns，脉宽最小为4ns，每路延时精度为5ps。采用DG535能够达到高的控制精度，但其体积庞大、负载重，一台普通的DG535的尺寸为8.5″×4.75″×14″(WHD)，质量为101bs。另外，DG535系统复杂，所有参数均通过手动按钮操作，因此器件的灵活性和便携性较差，不利于选通成像系统实用化。

2)基于复杂可编程逻辑器件(CPLD)

CPLD因其具有可编程功能，体积小、延时范围大等优点近来被应用到激光距离选通成像中。CPLD通过修改具有固定内连电路的逻辑功能来编程以达到产生具有相对延时的脉冲信号。CPLD的组合逻辑资源丰富、时序逻辑资源相对较少，目前时钟精度大多在10纳秒量级，器件延时时间为几个纳秒。因此，基于复杂可编程逻辑器件产生脉冲技术存在延时大，控制精度不高等问题。

3)基于可编程延时芯片

可编程延时芯片具有可编程、延时精度高，延时范围较大等优点。可编程延时器件通过高速TTL比较器对触发电路电压和预置电压进行比较实现高精度的脉冲信号输出。以ANALOG DEVICESGO公司AD9501为例，其延时精度为10ps，延时范围为2.5ns-10us。但是可编程延时芯片采用的是模拟技术，没有数字芯片稳定性高。

4)现场可编程逻辑门阵列(FPGA)

FPGA采用逻辑单元阵列LCA(Logic Cell Array)，体积小、逻辑清晰，含有锁相环，延时范围大，十分适合逻辑设计和时序约束，因此是选通成像同步控制的理想器件。但是目前基于FPGA的时序控制系统的时钟控制精度在纳秒量级。如Xilinx公司最新推出的Virtex-6系列FPGA，其最高时钟频率为600MHz，即时钟控制精度最高1.67ns。但是受到FPGA本身的工艺限制，实际工作的频率会小于600MHz，故实际的时钟控制精度小于1.67ns。