[发明专利]一种异构混合内存组件、系统及存储方法

权利要求书

1.一种异构混合内存组件，其特征在于，包括连接于处理器的内存控制器、存储单元阵列及缓冲区；其中，

所述内存控制器，用于接收所述处理器的写/读请求，根据所述写/读请求中的地址信息检测所述处理器访问的页面所对应的单位空间，控制数据从所述处理器通过所述缓冲区写入至所述存储单元阵列，或控制数据从所述存储单元阵列通过所述缓冲区读出至所述处理器；

所述存储单元阵列，用于按照第一存储类型并以多个页面的方式存储写入/读出的数据；

所述缓冲区，用于按照第二存储类型并设置对应于所述多个页面的多个单位空间存储写入/读出的数据，所述第二存储方式的读写速率大于所述第一存储方式的读写速率；

所述内存控制器包括数据通道、处理器接口、地址存储模块、缓存模块、控制接口以及管理接口；其中，

所述数据通道，用于传输所述地址信息和所述数据的存储、所述数据的写入和/或读出；

所述处理器接口，连接于所述处理器，用于接收所述处理器的写/读请求，从所述处理器写入数据，读出数据至所述处理器；

所述地址存储模块，用于存储所述写/读请求中的地址信息；

所述缓存模块，用于依据所述地址信息判断自身的空闲状态，并存储所写入/读出的数据；

所述控制接口，连接于所述缓冲区，用于检测所述处理器访问的页面对应的单位空间是否存在于所述缓冲区中，若是，将所述数据写入/读出所述缓冲区，若否，则依据所访问的页面于所述缓冲区中调入对应的单位空间，并将所述数据写入/读出所述缓冲区；

所述管理接口，连接于所述存储单元阵列，用于将所述数据写入/读出所述存储单元阵列。

2.根据权利要求1所述的异构混合内存组件，其特征在于，所述内存控制器还包括缓冲区页面状态存储模块及写/读缓冲模块；其中，

所述缓冲区页面状态存储模块，用于存储所述缓冲区的所述页面对应的单位空间的使用情况；

所述写/读缓冲模块，用于在所述控制接口与所述管理接口之间缓冲所读入/写出的数据。

3.根据权利要求2所述的异构混合内存组件，其特征在于，所述缓冲区还用于在所述单位空间全部被使用时，根据所述使用情况调出使用频率最低的单位空间至所述存储单元阵列对应的页面中，在从所述存储单元阵列的页面中调入对应的单位空间。

4.根据权利要求1所述的异构混合内存组件，其特征在于，所述管理接口采用多个数据通道连接至所述存储单元阵列。

5.根据权利要求1所述的异构混合内存组件，其特征在于，所述内存控制器还用于将所述缓冲区的单位空间的修改信息存入所述存储单元阵列中。

6.一种异构混合内存系统，包括处理器，其特征在于，还包括如权利要求1-5任一项所述的异构混合内存组件。

7.一种异构混合内存存储方法，提供如权利要求6所述的异构混合内存系统，其特征在于，包括写入数据及读出数据的步骤；

其中，写入数据的步骤包括：

所述内存控制器接收所述处理器的写请求，根据所述写请求中的地址信息检测所述处理器访问的页面所对应的单位空间，控制数据从所述处理器通过所述缓冲区写入至所述存储单元阵列；

读出数据的步骤包括：

所述内存控制器接收所述处理器的读请求，根据所述读请求中的地址信息检测所述处理器访问的页面所对应的单位空间，控制数据从所述存储单元阵列通过所述缓冲区读出至所述处理器；

所述存储单元阵列按照第一存储类型并以多个页面的方式存储写入/读出的数据；所述缓冲区按照第二存储类型并设置对应于所述多个页面的多个单位空间存储写入/读出的数据；所述第二存储方式的读写速率大于所述第一存储方式的读写速率。