[发明专利]集成电路及其错误检测方法

说明书

本发明提供了一种集成电路及其错误检测方法。该集成电路包括一时脉树电路以及一保护电路。该时脉树电路用以发布一时脉信号至该整个集成电路。该保护电路，依据在该时脉树电路的多个取样点所取样的该时脉信号的一个至多个参考时脉而运作，且用以检测该时脉树电路是否发生错误，该错误反应自该一个至多个所述参考时脉的异常。本发明能够有效检测各种时脉树电路的错误攻击。

技术领域

本发明是有关于数字电子电路，特别是用于保护时脉树电路发生错误的系统及其方法，具体来说就是一种集成电路及其错误检测方法。

背景技术

有许多技术可使用在从安全的电子电路系统中获取、分析、或提取信息，例如加密电路。一些被称为错误注入的攻击通常引起电路错误(fault)，例如，通过物理接触或破坏信号线、通过施加高功率雷射或电磁脉冲、或通过在电源或其他外部接口上产生突波(glitch)。上述错误可能导致电路输出敏感信息或是协助攻击者渗透该电路或其存储的信息。因此，本发明提出一种集成电路及其错误检测方法。

发明内容

本发明提出一种集成电路及其错误检测方法，解决现有技术中检测各种时脉树电路错误攻击灵敏度低的问题。

本发明的一实施例提供一种集成电路。该集成电路包括一时脉树电路以及一保护电路。该时脉树电路用以发布一时脉信号至该整个集成电路。该保护电路，依据在该时脉树电路的多个取样点所取样的该时脉信号的一个至多个参考时脉而运作，且用以检测该时脉树电路是否发生错误，该错误反应自该一个至多个所述参考时脉的异常。

在本发明的一些实施例中，该保护电路还包括由多个逻辑级构成的一级联以及一检测器。所述逻辑级依据该时脉信号的各别所述参考时脉而运作。该检测器通过验证该级联的一输出是否偏离一期望值，以检测该时脉树电路是否发生错误。在本发明的一实施例中，每一所述逻辑级包括对应的一正反器(Flip-Flops；FFs)。在本发明的另一实施例中，该级联用以输出逻辑值的交替形态(pattern)，且该检测器验证该级联的该输出是否偏离该交替形态。

在本发明的一实施例中，在初始化该级联之后的一预定的时间间隔内，该检测器停止验证该级联的该输出是否偏离。在本发明的一可替换实施例中，保护电路用以初始化该级联的所述逻辑级以产生该期望值。在一些实施例中，该保护电路检测到该时脉树电路发生错误时，发出警告或动作。

本发明的一实施例提供一种集成电路错误检测方法。该集成电路错误检测方法包括：通过一时脉树电路发布一时脉信号至整个集成电路；分别在该时脉树电路的一个或多个取样点取样得到对应的该时脉信号的一个至多个参考时脉；通过该时脉信号的一个至多个所述参考时脉运作一保护电路；以及通过该保护电路检测该时脉树电路是否发生错误，该错误反应该时脉信号的一个至多个所述参考时脉的异常。

本发明提出一种集成电路及其错误检测方法，错误检测方法在检测各种时脉树电路错误攻击上是非常有效且灵敏的，保护电路具有面积小且容易实现的特点。

附图说明

图1显示依据本发明的一实施例所实现的具有保护电路的一集成电路20的电路图。

图2显示依据本发明的一实施例所实现用于时脉树电路错误保护的方法的流程图。

符号说明：

20～集成电路；

24～时脉树电路；

28～时脉信号源；

32～导线；

36～主动元件；

40～功能硬件；

44～移位暂存器；

48～检测器；

52～正反器；