[发明专利]浮点加法器、通过浮点加法器执行的方法和信息处理系统

权利要求书

1.一种浮点加法器，包括：

浮点加法单元，被构造为通过将两个浮点操作数相加或相减来产生浮点结果，其中，每个浮点操作数包括小数部分和指数部分；

所述浮点加法单元包括：

Far路径电路，被构造为不管这两个浮点操作数中的每一个或浮点结果是否各自包括规格化数或非规格化数，基于这两个浮点数的加法或减法来计算Far路径结果，其中，所述Far路径电路包括：非规格化至规格化校正电路，被构造为如果这两个浮点操作数都包括非规格化数并且Far路径结果包括规格化数，则调整Far路径结果的指数部分，

Close路径电路，被构造为不管这两个浮点操作数中的每一个或浮点结果是否各自包括规格化数或非规格化数，基于这两个浮点操作数的减法来计算Close路径结果，其中，Close路径电路包括被构造为当Close路径结果包括非规格化数时限制Close路径结果的小数点移位的钳位电路，以及

最后结果选择器电路，被构造为至少部分基于这两个浮点操作数的指数部分的差的量在Far路径结果和Close路径结果之间进行选择。

2.如权利要求1所述的浮点加法器，其中，所述最后结果选择器电路被构造为至少部分基于每个浮点操作数的各自的指数部分是否彼此相等并且在所述浮点加法单元经由真正的减法产生浮点结果的情况下，在Far路径结果和Close路径结果之间进行选择。

3.如权利要求1所述的浮点加法器，其中，所述Far路径电路包括：非规格化数检测电路，被构造为确定这两个浮点操作数中的任一个是否包括非规格化数。

4.如权利要求1所述的浮点加法器，其中，所述Far路径电路包括：前导位补偿电路，被构造为如果浮点操作数包括非规格化数，则移动浮点操作数的小数点。

5.如权利要求1所述的浮点加法器，其中，所述Close路径电路包括：

规格化至非规格化校正电路，被构造为如果Close路径结果包括非规格化数，则调整Close路径结果的小数点移位。

6.如权利要求1所述的浮点加法器，其中，所述Close路径电路包括：非规格化数检测电路，被构造为确定这两个浮点操作数中的任一个是否包括非规格化数。

7.如权利要求1所述的浮点加法器，其中，所述Close路径电路包括：小数点移位电路，被构造为估计用于移动Close路径结果的小数点的量，

其中，所述小数点移位电路包括：

前导零估计器电路，被构造为估计用于移动Close路径结果的小数点的估计量，以及

钳位电路，被构造为确定Close路径结果是否是非规格化数，并且如果Close路径结果是非规格化数，则限制Close路径结果的小数点移位的量，从而使Close路径结果的小数点移位的量不超过小数点移位的最大量。

8.如权利要求1所述的浮点加法器，其中，所述浮点加法单元不被构造为通过将这两个浮点操作数相乘来产生浮点结果。

9.一种通过浮点加法器执行的方法，包括：

接收第一浮点操作数和第二浮点操作数；

不管第一浮点操作数、第二浮点操作数或Far路径结果中的至少一个是否包括非规格化数，基于第一浮点操作数和第二浮点操作数的加法或减法来计算Far路径结果；

不管第一浮点操作数、第二浮点操作数或Close路径结果中的至少一个是否包括非规格化数，基于第一浮点操作数和第二浮点操作数的减法来计算Close路径结果，其中，计算Close路径结果包括：如果Close路径结果包括非规格化数，则限制Close路径结果的小数点移位的量；以及

至少部分基于第一浮点操作数的指数部分和第二浮点操作数的指数部分之差在Far路径结果和Close路径结果之间进行选择，

其中，计算Far路径结果的步骤包括：如果第一浮点操作数和第二浮点操作数都包括非规格化数并且Far路径结果包括规格化数，则调整Far路径结果的指数部分。