[发明专利]用于低功耗应用的共享中断的多核架构

说明书

本发明提出了一种微控制器系统，包括：具有多个核心的微控制器，所述多个核心的每一个都有中断控制器，工作频率和电压；和通用外围设备，所述通用外围设备通过中断线路电耦合到多个核心的每一个，该多个核心的每一个的中断控制器处理来自通用外围设备中的一个的共同中断，通过让第一任务运行在多个核心的第一个上以及第二任务运行在多个核心的第二个上，使由共同中断所触发的第一任务与由共同中断所触发的第二任务并行处理，其中多个核心的第一个的工作频率和电压以及多个核心的第二个的工作频率和电压成比例下降，以降低功耗。多核架构被配置为通过共享触发独立任务的中断源来开发明确任务，以节省电力。

技术领域

本发明涉及用于低功耗应用的共享中断的多核架构。

背景技术

在处理器中采用并行体系结构是一种典型的方式来降低功耗，在架构级没有性能代偿，例如，见“Low Power Digital CMOS Design”，杂志IEEE固态电路，第473-484页，1992年4月。对于给定的性能水平，并行的使用允许了任务的分配，并且频率和电压通常可以按比例缩小，无性能损失。

在小的微控制器中使用多核心架构是一种趋势。面临的挑战通常是如何有效和有益地使用在多核体系结构中可利用的额外的资源。

小的微控制器领域中的应用通常基于触发多个任务的执行的中断。图1示出了系统100，其使用连接到微控制器(MCU)110的多个外围设备。在一个给定的时间间隔，例如1毫秒，单片机110检查传感器115、通用分组无线业务(GPRS)调制解调器120的连接，全球定位系统(GPS)125的位置，用于输入的键盘140，地址执行器130和更新显示器135，如果需要的话。典型地，系统100通过设置计时器(未示出)，使得当定时器的中断发生时，所有任务的被执行。明确的并行存在于系统100中。例如，检查传感器115和地址执行器130的任务是独立的检查GPRS调制解调器120的连接和GPS125的位置。

然而，典型的微控制器不具备对不同的核分配任务执行的能力。需要写入来微控制器的代码来同时管理所有的任务，而只利用一个资源。如果有些任务可以在第二个核中执行，但第个二核仍然与第一个核有着共用的存储器，当通过电压和频率成比例且性能不损失而降低功耗时，执行被简化。

图2示出了典型的多核架构200，其中核210，核220......和核230被连接，并且具有通用的存储器240。核210具有外围设备250，核220具有外围设备255......和核230具有外围设备260，其中每个核210，220......和230分别具有其自身的存储器265，270......和275。

发明内容

本发明提供了一种微控制器系统，包括：具有多个核的微控制器，所述多个核的每一个都有中断控制器，工作频率和电压；和通用外围设备通过中断线路电耦合到多个核的每一个，该多个核的每一个的中断线路处理来自通用外围设备中的一个的共同中断，以通过让第一任务运行在多个核的第一个上以及第二任务运行在多个核的第二个上，使由共同中断所触发的第一任务与由共同中断所触发的第二任务并行处理，其中多个核的第一个的工作频率和电压以及多个核的第二个的工作频率和电压成比例下降，以降低功耗。

本发明还提供了一种制造微控制系统的方法，包括：提供具有多个核的微控制器，所述多个核的每一个具有中断控制器，工作频率和电压；和提供通过中断线路电耦合到多个核的每一个的通用外围设备，该多个核的每一个的中断线路处理来自通用外围设备中的一个的共同中断，以通过让第一任务运行在多个核的第一个上以及第二任务运行在多个核的第二个上，使由共同中断所触发的第一任务与由共同中断所触发的第二任务并行处理，其中多个核的第一个的工作频率和电压以及多个核的第二个的工作频率和电压成比例下降为降低的工作频率和降低的工作电压。

附图说明

图1示出了现有技术的微控制器与外围设备的布置；

图2示出了现有技术的多核微控制器的实施例；