[发明专利]一种多通道并行ADC系统的采样时间误差校正方法

说明书

技术领域

本发明涉及高速高精度模数转换领域，尤其涉及一种多通道并行ADC系统的采样时间误差校正方法。

背景技术

模数转换器(ADC)作为模拟技术与数字技术的接口，被广泛的应用于现代电子系统中。随着数字信号处理技术的发展，数字电路对模数转换器的采样速率要求越来越高。ADC最重要的性能参数是转换精度与转换速度。受目前ADC芯片发展水平的限制，单个ADC很难同时具备高速率和高精度。ADC的速度和精度是相互制约的，随ADC转换速度的提高，其精度呈下降趋势，两者之间的制约性成为了ADC技术发展缓慢的主要原因。

为实现更高的采样速率，有效突破单片ADC速度和精度的瓶颈，需要探索新结构和新方法。采用M个相对低速、高精度的ADC多通道并行工作可以有效的将转换速率提高M倍。理想情况下，各个通道的ADC性能完全匹配，采样时刻均匀交错。每一个子ADC均只工作在较低的频率上，就能以较高的采样频率对输入信号进行模数转换，转换率提高了M倍。理论上，这种并行结构可以使得采样率随并联的ADC数目呈线性地提高，可以很好的提高ADC的采样率。但是，受制造工艺的局限，各通道模拟电路的不同物理和电学特性引入了通道失配误差(包括偏置误差、增益失配、采样时间误差)，使系统的转换精度不能与单个通道ADC的转换精度相比拟，降低了系统的性能。通道失配误差的校正方法成为提高多通道并行ADC系统性能的关键技术和研究热点。

对于多通道并行ADC系统而言，通道失配误差中增益失配和偏置误差相对容易，此类通道失配已有比较好的校正技术，可通过其他方法有效补偿。采样时间误差与系统输入信号频率相关，当系统的输入信号频率大于单个ADC的奈奎斯特频率时，由于每个通道都不满足奈奎斯特定理而产生频谱混叠，混叠给与频率相关的采样时间误差的校正带来了困难，导致一些研究成果仅能校正增益失配和偏置误差，却不能校正与频率相关的采样时间误差。

针对采样时间误差，专利申请号为201210480243.0的发明提供了一种针对时间交替模数转换系统时间误差的实时校正方法，其思想是针对每一个通道进行单独的校正，之后再把校正好的电路合起来处理。但是，这样就不能避免混叠问题，大大限制了输入信号的带宽以及应用范围。因此，研究一种解决混叠问题，提高输入信号带宽，降低硬件设计复杂度的采样时间误差校正方法具有重大意义。

发明内容

本发明提供一种多通道并行ADC系统的采样时间误差校正方法，既能校正采样时间误差，又能解决混叠问题提高输入信号带宽，此外还可以降低硬件电路设计的复杂度。

为解决上述技术问题，本发明提供一种多通道并行模数转换器(ADC)系统的采样时间误差校正方法，包括以下步骤：通过开关电路将模拟低通滤波器的输出端和多通道并行ADC系统的输入端相连，模拟输入信号x(t)进入所述模拟低通滤波器，滤波处理后得到窄带的模拟信号d(t)，所述多通道并行ADC系统对所述模拟信号d(t)进行采样得到多通道采样输出信号y_d(n)，对所述多通道采样输出信号y_d(n)进行LMS-频域自适应估计得到采样时间误差γ(n)，其中，n表示采样点的个数；通过开关电路将所述模拟输入信号x(t)直接送入所述多通道并行ADC系统，所述多通道并行ADC系统对所述模拟输入信号x(t)进行采样得到采样输出信号y(n)，所述采样输出信号y(n)经过数字微分器处理后与所述采样时间误差γ(n)一起通过第一乘法器，得到系统误差信号c(n)，所述采样输出信号y(n)和所述系统误差信号c(n)通过减法器，得到校正后的输出信号y_c(n)。

进一步地，所述多通道采样输出信号y_d(n)包括参考通道的采样输出信号y₀(n)及待校正通道的采样输出信号y_m(n)，其中，m为不小于1且不大于M-1的整数，M代表总通道数。

进一步地，所述对多通道采样输出信号y_d(n)进行LMS-频域自适应估计得到采样时间误差γ(n)的过程包括：待校正通道的采样输出信号y_m(n)分别通过滤波补偿电路得到待校正通道的理想输出信号y_0m(n)，待校正通道的理想输出信号y_0m(n)与参考通道的采样输出信号y₀(n)通过减法器得到通道间的误差信号e_0m(n)，再根据LMS算法得到采样时间误差迭代公式，基于采样时间误差迭代公式得到采样时间误差γ(n)。