[发明专利]一种多通道并行ADC系统的采样时间误差校正方法

权利要求书

1.一种多通道并行模数转换器(ADC)系统的采样时间误差校正方法，其特征在于，包括以下步骤：

通过开关电路将模拟低通滤波器的输出端和多通道并行ADC系统的输入端相连，模拟输入信号x(t)进入所述模拟低通滤波器，滤波处理后得到窄带的模拟信号d(t)，所述多通道并行ADC系统对所述模拟信号d(t)进行采样得到多通道采样输出信号y_d(n)，对所述多通道采样输出信号y_d(n)进行LMS-频域自适应估计得到采样时间误差γ(n)，其中，n表示采样点的个数；

通过开关电路将所述模拟输入信号x(t)直接送入所述多通道并行ADC系统，所述多通道并行ADC系统对所述模拟输入信号x(t)进行采样得到采样输出信号y(n)，所述采样输出信号y(n)经过数字微分器处理后与所述采样时间误差γ(n)一起通过第一乘法器，得到系统误差信号c(n)，所述采样输出信号y(n)和所述系统误差信号c(n)通过减法器，得到校正后的输出信号y_c(n)。

2.如权利要求1所述的多通道并行ADC系统的采样时间误差校正方法，其特征在于：所述多通道采样输出信号y_d(n)包括参考通道的采样输出信号y₀(n)及待校正通道的采样输出信号y_m(n)，其中，m为不小于1且不大于M-1的整数，M代表总通道数。

3.如权利要求2所述的多通道并行ADC系统的采样时间误差校正方法，其特征在于，所述对多通道采样输出信号y_d(n)进行LMS-频域自适应估计得到采样时间误差γ(n)的过程包括：待校正通道的采样输出信号y_m(n)分别通过滤波补偿电路得到待校正通道的理想输出信号y_0m(n)，待校正通道的理想输出信号y_0m(n)与参考通道的采样输出信号y₀(n)通过减法器得到通道间的误差信号e_0m(n)，再根据LMS算法得到采样时间误差迭代公式，基于采样时间误差迭代公式得到采样时间误差γ(n)。

4.如权利要求3所述的多通道并行ADC系统的采样时间误差校正方法，其特征在于：所述滤波补偿电路包括Farrow结构分数延时滤波器、数字微分器、加法器以及第二乘法器。

5.如权利要求4所述的多通道并行ADC系统的采样时间误差校正方法，其特征在于，进行LMS-频域自适应估计得到所述采样时间误差包括：γ_m(n+1)＝γ_m(n)μ·e_0m(n)·T(n)

其中，μ为步长参数，设置范围为0.01—0.00001；e_0m(n)为待校正通道的理想输出信号y_0m(n)与参考通道的采样输出信号y₀(n)之间的误差信号，T(n)表示自适应时间误差模块的输入部分，其表示为：

T(n)y_m(n)f₁(n)(-m/M)f₃(n)

其中，由Farrow结构延时滤波器产生f₁(n)，用数字微分器来表示f₃(n)。

6.如权利要求1所述的多通道并行ADC系统的采样时间误差校正方法，其特征在于：所述数字微分器为N阶数字微分器；所述多通道并行ADC系统的总通道数为M，用M个N/M阶的并行子微分器来等效所述的N阶数字微分器进行工作。