[发明专利]一种鳍式场效应晶体管的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种鳍式场效应晶体管的制造方法。

背景技术

MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。但当半导体技术进入45纳米以下节点时，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。即所谓的短沟道效应(SCE:short-channel effects)更容易发生。

由于这样的原因，平面CMOS晶体管渐渐向三维(3D)鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)器件结构过渡。在FinFET中，栅至少可以从两侧对超薄体进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应，而且相对其它器件具有更好的集成电路生产技术的兼容性。

鳍式场效应晶体管(Fin FET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，其为鳍式场效应晶体管示意图，鳍式场效应晶体管是具有一从衬底10突出的有源区域，此结构狭长，故被称为鳍式结构(fin)12；相邻两个鳍式结构12之间形成有浅沟道隔离(STI)11；鳍式结构12和浅沟道隔离11的表面形成有栅极结构13；源/漏区(未示出)位于鳍式结构12上，栅极结构13的两侧；沟道区则位于栅极结构13下方、源/漏区之间的有源区域中(未图示)。对于Fin FET，鳍式结构12的顶部以及两侧的侧壁与栅极结构13相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。

FinFET需要平坦的浅沟道隔离11的表面形貌。然而，现有技术中形成的方法是先刻蚀形成鳍，然后在鳍之间填充氧化物，并回刻蚀氧化物，露出足够的鳍高度，从而形成浅沟道隔离。由于鳍式结构12竖直的鳍不利于氧化物的填充，导致填充的氧化物表面形貌不一致，进而使得回刻蚀氧化物工艺很容易造成形成的浅沟道隔离11的表面形貌不平坦。这显然将大大降低器件的稳定性。

因此，需要一种新的鳍式场效应晶体管的制造方法，以避免部分上述缺陷。

发明内容

本发明的目的在于提供一种鳍式场效应晶体管的制造方法，能够提高浅沟槽隔离结构的表面形貌的平坦度。

为解决上述问题，本发明提供一种鳍式场效应晶体管的制造方法，包括以下步骤：

提供半导体衬底，在所述半导体衬底上形成硬掩膜层；

选择性蚀刻所述硬掩膜层和所述半导体衬底，以形成鳍部，所述鳍部两侧形成有浅沟槽而上表面仍然覆盖所述硬掩膜层；

在所述浅沟槽中填充介质层，所述介质层的上表面与所述硬掩膜上表面平坦一致；

去除所述硬掩膜层，并在所述介质层和暴露出的鳍部表面形成盖层；

采用回刻蚀工艺完全去除盖层并部分去除所述介质层，至所述鳍部上表面距离所述介质层上表面的预定高度。

进一步的，采用次常压化学汽相沉积(SACVD)工艺形成所述盖层。

进一步的，所述方法还包括：在形成所述盖层之后，对所述盖层进行热退火处理。

进一步的，所述盖层与所述介质层的材质相同或不同。

进一步的，所述介质层为氧化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅构成的堆叠结构，所述盖层为氧化硅、氮化硅或氮氧化硅。

进一步的，所述硬掩膜层的材质为SiN，SiON，α-C，SiO₂，BN，TiN，金属硅化物中的至少一种。

进一步的，所述硬掩膜层的厚度大于

进一步的，所述回刻蚀工艺为湿法刻蚀(wet etch)或者远程等离子刻蚀(remote plasma etch)。

进一步的，所述半导体衬底为纯硅、绝缘体上硅(SOI)、锗、锗硅、碳化硅、砷化镓或者绝缘体上锗。

进一步的，所述浅沟槽的侧壁为竖直结构，所述鳍部为上下一致的竖直结构；或者所述浅沟槽的侧壁具有倾斜度，所述回刻蚀工艺后，所述鳍部位于所述介质层上方的部分为垂直结构，而埋在所述介质层中的部分为倾斜结构。

与现有技术相比，本发明提供的鳍式场效应晶体管的制造方法，在回刻蚀介质层以形成鳍部之间的浅沟槽隔离结构之前，先形成盖层，相当于增加浅沟槽填充物的宽度，来改善浅沟槽填充物的形貌，降低回刻蚀窗口的深宽比，从而改善回刻蚀后浅沟槽隔离结构表面的平坦度，最终提高鳍式场效应晶体管的器件性能。

附图说明

图1是现有技术中一种鳍式场效应晶体管的器件剖面结构示意图；