[发明专利]多相位延迟锁定回路

权利要求书

1.一种多相位延迟锁定回路，包括第一延迟锁定回路、时脉边缘合成电路、第二延迟锁定回路、复制延迟电路以及逻辑选择电路，其特征在于：

该第一延迟锁定回路将外部输入的一第一时脉信号的第一时脉周期切分成N个第一相位延迟单元，得到每个第一相位延迟单元为倍第一时脉周期的时间延迟量；

该时脉边缘合成电路将第一时脉信号当前时脉周期的第一个相位与下一时脉周期的第二个相位之间的信号合成为一个具有第二时脉周期的第二时脉信号，该第二时脉周期等于所述第一时脉周期的倍；

该第二延迟锁定回路将该第二时脉信号的第二时脉周期切分为N个第二相位延迟单元，得到每个第二延迟单元为倍所述第一时脉周期的时间延迟量；

该逻辑选择电路根据需要的相位延迟时间，选择第一延迟锁定回路的第一时间延迟量以及复制延迟电路的第二时间延迟量，以控制第一延迟锁定回路以及复制延迟电路先后对所述第一时脉信号进行相应的相位延迟；

该第一延迟锁定回路根据该第一时间延迟量以第一相位延迟单元对所述第一时脉信号进行相应的相位延迟，并将该延迟后的第一时脉信号输出至复制延迟电路；及

该复制延迟电路复制所述第二延迟锁定回路的第二延迟单元，并根据所述第二时间延迟量对第一延迟锁定回路输出的第一时脉信号以该第二延迟单元进行相应的相位延迟并输出。

2.如权利要求1所述的多相位延迟锁定回路，其特征在于，所述N为大于3的整数。

3.如权利要求1所述的多相位延迟锁定回路，其特征在于，所述N等于8。

4.如权利要求1所述的多相位延迟锁定回路，其特征在于，所述逻辑选择电路存储有一记录有所述需要的相位延迟时间对应第一延迟锁定回路的第一时间延迟量以及复制延迟电路的第二时间延迟量的组合配置表。

5.如权利要求4所述的多相位延迟锁定回路，其特征在于，所述逻辑选择电路根据所述组合配置表选择第一延迟锁定回路的第一时间延迟量以及复制延迟电路的第二时间延迟量对所述第一时脉信号进行相应的相位延迟，进而得到符合要求的时脉信号。

6.如权利要求1所述的多相位延迟锁定回路，其特征在于，所述逻辑选择电路与一输入单元连接，该输入单元用于接收用户的输入，通过该输入单元根据用户的输入选择所述第一延迟锁定回路的第一时间延迟量和所述复制延迟电路的第二时间延迟量以对所述第一时脉信号进行相应的相位延迟。

7.如权利要求6所述的多相位延迟锁定回路，其特征在于，所述输入单元还用于输入所述需要的相位延迟时间。

8.如权利要求1所述的多相位延迟锁定回路，其特征在于，所述逻辑选择电路为一解码器。

9.如权利要求8所述的多相位延迟锁定回路，其特征在于，所述所述逻辑选择电路为一将一个五位输入转换为32路选择输出的解码器。

10.如权利要求1所述的多相位延迟锁定回路，其特征在于，所述第二延迟锁定回路还用于提供一控制电压至所述复制延迟电路，以驱动该复制延迟电路。