[发明专利]高性能互连物理层

说明书

链路的重新初始化可以不终止链路而发生，其中链路包括，发射机和接收机耦合至多个巷道中的每个巷道，链路的重新初始化包括在每一个巷道上发射预定义的序列。

本申请是PCT国际申请号为PCT/US2013/032690、国际申请日为2013年3月15日、中国国家申请号为201380016998.8、题为“高性能互连物理层”的申请的分案申请。

领域

本公开案一般涉及计算机开发领域，尤其涉及包括协调相互依赖的受约束系统的软件开发。

背景

半导体处理和逻辑设计中的进展允许增加集成电路器件上存在的逻辑的数量。计算机系统配置必然已经从系统中的单个或多个集成电路演进为个别集成电路上存在的多核、多硬件线程及多逻辑处理器，以及这种处理器内集成的其他接口。处理器或集成电路一般包括单个物理处理器模，其中处理器模可包括任何数量的核、硬件线程、逻辑处理器、接口、存储器、控制器中枢等。

作为在较小的封装包内适配更多处理能力的较高能力的结果，较小的计算设备越来越流行。智能电话、平板电脑、超薄笔记本电脑及其他用户设备呈指数型增长。然而，这些较小设备依赖于服务器来进行数据存储以及超出规格的复杂处理。因而，也增加了对高性能计算市场(即，服务器空间)的需求。例如，在现代服务器中，一般不仅存在具有多个核的单个处理器，也存在多个物理处理器(也称为多个插槽(socket))来提高计算能力。但随着处理能力随着计算系统中设备数量而增长，插槽及其他设备间的通信变得更为关键。

实际上，互连已经从主要处理电子通信的较传统的多点总线增长为便于快速通信的全面互连基础结构。不幸的是，由于存在对将来处理器以甚至更高速率进行消耗的需求，对现有互连基础结构的能力也存在相应的需求。

附图简述

图1示出按照一实施例的系统的简化框图，该系统包括一系列点对点互连以连接计算机系统中的多个I/O设备；

图2示出按照一实施例的分层协议栈的简化框图；

图3示出事务描述符的实施例。

图4示出串行点对点链路的实施例。

图5示出潜在的高性能互连(HPI)系统配置的多个实施例。

图6示出与HPI相关联的分层协议栈的实施例。

图7示出示例状态机的表示。

图8示出示例控制超序列。

图9示出到部分宽度状态的示例转换的流程图。

图10示出包括多核处理器的计算系统的框图的实施例。

图11示出包括多核处理器的计算系统的框图的另一实施例。

图12示出处理器的框图的实施例。

图13示出包括处理器的计算系统的框图的另一实施例。

图14示出包括多个处理器插槽的计算系统的框图的实施例。

图15示出计算系统的框图的另一实施例。

各附图中的相同附图标记和名称表示相同的元件。

详细描述