[发明专利]高速缓冲存储器系统及其操作方法有效
| 申请号: | 201410521175.7 | 申请日: | 2014-09-30 |
| 公开(公告)号: | CN104516825B | 公开(公告)日: | 2019-06-11 |
| 发明(设计)人: | 朴正秀;权劝宅;朴贞爱 | 申请(专利权)人: | 三星电子株式会社 |
| 主分类号: | G06F12/02 | 分类号: | G06F12/02 |
| 代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 曾世骁;胡江海 |
| 地址: | 韩国京畿*** | 国省代码: | 韩国;KR |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 高速 缓冲存储器 系统 及其 操作方法 | ||
一种高速缓冲存储器系统及其操作方法,所述高速缓冲存储器系统包括:高速缓冲存储器,存储与存储在主存储器中的主数据的部分对应的高速缓冲数据以及与高速缓冲数据分别对应的优先级数据;表存储单元,存储优先级表,其中,优先级表包括与针对主数据的访问频率有关的信息;控制器,当主数据中的至少一个数据被请求时,确定与请求对应的高速缓冲数据是否被存储在高速缓冲存储器中,基于优先级数据从高速缓冲数据中删除一个数据,并用新数据更新高速缓冲数据,其中,优先级数据基于与访问频率有关的信息被确定。
本申请要求于2013年9月30日提交到韩国知识产权局的第10-2013-0116894号韩国专利申请的优先权益,该公开的全体合并于此以资参考。
技术领域
以下描述涉及高速缓冲存储器系统及其操作方法,更具体地,涉及用于减少高速缓冲未命中可能性的高速缓冲存储器系统及其操作方法。
背景技术
通常,诸如CPU的处理单元读出并处理存储在大容量外部存储器中的命令或数据。大部分大容量外部存储器装置的特征是处理速度显著低于CPU的处理速度,因此使用高速缓冲存储器系统来提高处理速度。
高速缓冲存储器系统存储由CPU最近访问的数据,从而当CPU请求相同的数据时,CPU可访问高速缓冲存储器而不用访问外部存储器。其结果是,可提高数据传输速度。
如果CPU请求的数据被存储在高速缓冲存储器中(被称为高速缓冲命中),则存储在高速缓冲存储器中的数据被发送到CPU。如果CPU所请求的数据没有被存储在高速缓冲存储器中(被称为高速缓冲未命中),则存储在外部存储器中的数据被发送到CPU。
这样的高速缓冲存储器可基于映射机制被分类为:使用集相关(set-related)映射机制的集相关高速缓冲存储器和使用直接映射机制的直接映射高速缓冲存储器。如果作为集相关高速缓冲存储器的大小的集数量是一,则对应的集相关高速缓冲存储器可被认为是直接映射高速缓冲存储器。直接映射高速缓冲存储器是最简单形式的高速缓冲存储器。
发明内容
以下描述涉及用于减少高速缓冲未命中可能性的高速缓冲存储器系统及其操作方法。
在基于块(tile-based)的渲染操作中,例如,关于相邻像素的信息被存储在相邻外部存储器位置的概率通常很高。因此,在处理器中集成的高速缓冲存储器系统可提高处理效率。然而,因为高速缓冲存储器系统通常不能够临时存储在外部存储器中找到的全部数据,所以存储在高速缓冲存储器中的数据块必须被删除以释放高速缓冲来存储来自外部存储器的其它数据块。
为了确定哪个数据块(被称为牺牲数据块)从高速缓冲存储器被删除,可为数据块分配优先级。例如,此优先级可基于与数据块相关联的纹理数据(texture data),诸如像素着色程序所使用的纹理类型的频率。具有高优先级的块很有可能在稍后被使用,这样可做出确定删除具有低优先级的数据块作为替代。另外,牺牲数据块可被存储在牺牲高速缓冲中而不是被完全删除。
将在以下描述中部分地阐述其它的方面,部分地,通过描述将是清楚的,或者可通过提出的实施例的实践而得知。
根据本公开的一方面,一种高速缓冲存储器系统包括:高速缓冲存储器,存储与存储在主存储器中的主数据的部分对应的高速缓冲数据以及与高速缓冲数据分别对应的优先级数据;表存储单元,存储优先级表,其中,优先级表包括与针对主数据的访问频率相关的信息;控制器,当主数据中的至少一个数据被请求时,确定与请求对应的高速缓冲数据是否被存储在高速缓冲存储器中,基于优先级数据从高速缓冲数据中删除一个数据,并用新数据更新高速缓冲数据,其中,优先级数据基于与访问频率有关的信息被确定。
高速缓冲存储器存储与高速缓冲数据分别对应的标签数据,高速缓冲存储器包括多个数据集,数据集包括高速缓冲数据、标签数据和优先级数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410521175.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:用于多个顺序地址转换的合并的TLB结构
- 下一篇:一种内存泄漏检测方法及装置





