[发明专利]带隙基准电路

说明书

技术领域

本发明涉及一种半导体集成电路制造，特别是涉及一种带隙基准电路。

背景技术

在MCU设计中，线性稳压器(LDO)是必不可少的组成部分，而超低功耗MCU应用，要求LDO的静态功耗在睡眠模式下非常低，而降低功耗的方法就是在睡眠模式下把不用的电路关掉，同时要求工作的时候又能快速的唤醒到正常工作模式；而LDO设计中带隙基准电压源(BGR)是其中重要组成部分，而LDO能快速由睡眠模式唤醒到正常工作模式，要求带隙基准源能快速启动。

如图1所示，是现有带隙基准电路图；虚线匡101、102和103分别对应于现有带隙基准电路的启动电路部分、运放部分和主体电路部分。启动电路部分中包括了启动电路101a和偏置产生电路101b。运放部分中包括一运放102a，运放102a需要偏置产生电路101b提供偏置BIAS。主体电路部分采用电流模带隙基准电路，包括PNP三极管Q100和Q101，PNP三极管Q101的发射极面积大于PNP三极管Q100的发射极面积，PMOS管PM100、101和102组成主体电路的PMOS电流镜组用于提供各支路的工作电流，PMOS管PM100的漏极连接PNP三极管Q100的发射极，PMOS管PM101的漏极通过第一电阻R101连接PNP三极管Q101的发射极，第二电阻R102连接在PNP三极管Q100的发射极和基极之间，第三电阻R103连接在PNP三极管Q101的基极和第一电阻R101的第二端之间，第四电阻R104连接在PMOS管PM102的漏极和地之间并输出基准电压VREF。运放102a的一个输入端连接PNP三极管Q100的发射极、另一个输入端连接第一电阻R101的第二端，运放102a的输出端连接PMOS电流镜组的栅极。现有启动电路101a需要利用外部的偏置产生电路101b来实现整个带隙基准电路的启动，启动时间较慢。

发明内容

本发明所要解决的技术问题是提供一种带隙基准电路，能加快启动速度。

为解决上述技术问题，本发明提供的带隙基准电路包括：启动电路、运放和主体电路。

所述主体电路包括第一双极型晶体管和第二双极型晶体管，所述第一双极型晶体管和所述第二双极型晶体管的类型相同且所述第二双极型晶体管的发射极面积大于所述第一双极型晶体管的发射极面积，所述主体电路利用第一双极型晶体管的基射电压的负温度系数和所述第一双极型晶体管和所述第二双极型晶体管的基射电压差的正温度系数的正负抵消实现基准电压的输出。

所述运放的偏置电流为所述主体电路的工作电流的镜像电流，所述运放的输出端连接所述主体电路的PMOS电流镜组的栅极，所述运放的第一输入端连接所述第一双极型晶体管、所述运放的第二输入端通过第一电阻连接所述第二双极型晶体管。

所述启动电路包括一脉冲产生电路，所述脉冲产生电路的第一输入端连接使能信号，所述脉冲产生电路的第二输入端连接所述运放的输出端，所述脉冲产生电路的输出端连接到所述运放。

所述脉冲产生电路在所述使能信号使能且所述第二输入端为高电平时在输出端输出一高电平脉冲信号，所述脉冲产生电路输出的高电平脉冲信号输入到所述运放并将所述运放的输出信号拉到地电位；所述脉冲产生电路在所述使能信号使能且所述第二输入端为低电平时在输出端输出一低电平信号，所述脉冲产生电路输出的低电平信号不作用于所述运放的输出端；所述脉冲产生电路在所述使能信号不使能时停止工作。

带隙基准电路启动时所述使能信号使所述脉冲产生电路使能，所述主体电路的所述PMOS电流镜的栅极的高电平使所述脉冲产生电路输出一高电平脉冲信号，该电平脉冲信号使所述运放的输出信号拉到地电位并使所述主体电路的所述PMOS电流镜导通，所述主体电路的所述PMOS电流镜导通后将工作电流镜像到所述运放的偏置电路并为所述运放提供偏置电流，所述运放在所述偏置电流下产生稳定低电平输出，该低电平输出使所述脉冲产生电路输出低电平信号从而不作用于所述运放的输出端。

进一步的改进是，所述主体电路的PMOS电流镜组包括第一PMOS管、第二PMOS管和第三PMOS管，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的栅极都连接在一起、源极都接电源电压，所述第一PMOS管的漏极和所述第一双极型晶体管连接并为所述第一双极型晶体管提供工作电流，所述第二PMOS管的漏极通过所述第一电阻和所述第二双极型晶体管连接并为所述第二双极型晶体管提供工作电流；所述第三PMOS管为所述主体电路的输出路径提供镜像电流。