[发明专利]带隙基准电路

权利要求书

1.一种带隙基准电路,其特征在于,包括：启动电路、运放和主体电路；

所述主体电路包括第一双极型晶体管和第二双极型晶体管，所述第一双极型晶体管和所述第二双极型晶体管的类型相同且所述第二双极型晶体管的发射极面积大于所述第一双极型晶体管的发射极面积，所述主体电路利用第一双极型晶体管的基射电压的负温度系数和所述第一双极型晶体管和所述第二双极型晶体管的基射电压差的正温度系数的正负抵消实现基准电压的输出；

所述运放的偏置电流为所述主体电路的工作电流的镜像电流，所述运放的输出端连接所述主体电路的PMOS电流镜组的栅极，所述运放的第一输入端连接所述第一双极型晶体管、所述运放的第二输入端通过第一电阻连接所述第二双极型晶体管；

所述启动电路包括一脉冲产生电路，所述脉冲产生电路的第一输入端连接使能信号，所述脉冲产生电路的第二输入端连接所述运放的输出端，所述脉冲产生电路的输出端连接到所述运放；

所述脉冲产生电路在所述使能信号使能且所述第二输入端为高电平时在输出端输出一高电平脉冲信号，所述脉冲产生电路输出的高电平脉冲信号输入到所述运放并将所述运放的输出信号拉到地电位；所述脉冲产生电路在所述使能信号使能且所述第二输入端为低电平时在输出端输出一低电平信号，所述脉冲产生电路输出的低电平信号不作用于所述运放的输出端；所述脉冲产生电路在所述使能信号不使能时停止工作；

带隙基准电路启动时所述使能信号使所述脉冲产生电路使能，所述主体电路的所述PMOS电流镜的栅极的高电平使所述脉冲产生电路输出一高电平脉冲信号，该电平脉冲信号使所述运放的输出信号拉到地电位并使所述主体电路的所述PMOS电流镜导通，所述主体电路的所述PMOS电流镜导通后将工作电流镜像到所述运放的偏置电路并为所述运放提供偏置电流，所述运放在所述偏置电流下产生稳定低电平输出，该低电平输出使所述脉冲产生电路输出低电平信号从而不作用于所述运放的输出端。

2.如权利要求1所述的带隙基准电路,其特征在于：所述主体电路的PMOS电流镜组包括第一PMOS管、第二PMOS管和第三PMOS管，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的栅极都连接在一起、源极都接电源电压，所述第一PMOS管的漏极和所述第一双极型晶体管连接并为所述第一双极型晶体管提供工作电流，所述第二PMOS管的漏极通过所述第一电阻和所述第二双极型晶体管连接并为所述第二双极型晶体管提供工作电流；所述第三PMOS管为所述主体电路的输出路径提供镜像电流。

3.如权利要求1或2所述的带隙基准电路,其特征在于：所述运放的偏置电路包括第四PMOS管、第一NMOS管和第二NMOS管，所述第四PMOS管为所述主体电路的PMOS电流镜组的镜像路径，所述第四PMOS管的栅极和所述主体电路的PMOS电流镜组的栅极相连、所述第四PMOS管的源极接电源电压，所述第四PMOS管的漏极连接所述第二NMOS管的漏极和栅极，所述第二NMOS管的源极接地；所述第一NMOS管的源极接地、所述第一NMOS管的栅极连接所述第二NMOS管的栅极，所述第一NMOS管的漏极为所述运放提供偏置电流。

4.如权利要求1或2所述的带隙基准电路,其特征在于：所述第一双极型晶体管和所述第二双极型晶体管都为PNP三极管；

所述第一双极型晶体管的基极和集电极接地、发射极连接所述运放的第一输入端，第二电阻连接在所述第一双极型晶体管的发射极和基极之间；

所述第二双极型晶体管的基极和集电极接地，所述第二双极型晶体管的发射极连接所述第一电阻的第一端，所述第一电阻的第二端连接所述运放的第二输入端，所述第三电阻连接在所述第一电阻的第二端和地之间；

所述第二电阻和所述第三电阻大小相等。

5.如权利要求1或2所述的带隙基准电路,其特征在于：所述第一双极型晶体管和所述第二双极型晶体管都为NPN三极管；

所述第一双极型晶体管的发射极接地、基极和集电极都连接所述运放的第一输入端，第二电阻连接在所述第一双极型晶体管的发射极和基极之间；

所述第二双极型晶体管的发射极接地，所述第二双极型晶体管的基极和集电极都连接所述第一电阻的第一端，所述第一电阻的第二端连接所述运放的第二输入端，所述第三电阻连接在所述第一电阻的第二端和地之间；

所述第二电阻和所述第三电阻大小相等。

6.如权利要求2所述的带隙基准电路,其特征在于：所述主体电路的输出路径由所述第三PMOS管和第四电阻组成，所述第三PMOS管的漏极连接所述第四电阻的第一端，所述第四电阻的第二端接地，由所述第四电阻的第一端输出所述基准电压。