[发明专利]栅介质层的完整性检测方法

说明书

本发明揭示了一种栅介质层的完整性检测方法，包括：提供一待测样品，所述待测样品包括有源区以及形成于所述有源区上的栅电极结构和电介质层，所述栅电极结构包括堆叠设置于有源区上的栅介质层和栅电极，所述电介质层露出所述栅电极的表面；提供一电解池，所述电解池包括电源、电解池阳极以及电解液，所述电源的阳极连接所述电解池阳极；将所述有源区与所述电源的阴极电连接；将所述栅电极和所述电解池阳极浸入所述电解液中；如果某一所述栅电极的表面产生置换金属，则判断所述某一栅电极与有源区之间的所述栅介质层失效。采用本发明提供的栅介质层的完整性检测方法可以快速准确地判断栅介质层是否完整，并能精确地定位失效的晶体管的位置。

技术领域

本发明涉及半导体测试分析技术领域，特别是涉及一种栅介质层的完整性检测方法。

背景技术

随着大规模集成电路的发展，产品中集成的器件越来越多，也别是在大尺寸的MOS晶体管阵列的产品中，会集成几千个、甚至上万个MOS晶体管。比如，在CIS(Contact ImageSensor，接触式图像传感器)产品的列控制电路中，就包括大约一万多个尺寸大于3μm的MOS晶体管。

如果MOS晶体管阵列中有某一个MOS晶体管发生失效，比如栅介质层击穿导致栅电极与有源区(AA)或者衬底(Substrate)发生短路，那么如何在MOS晶体管阵列中快速有效地找到这个失效的MOS晶体管(即失效点定位)，将是失效分析工作的首要任务。

目前，经常采用热点(Hotspot)或者电压对比(Voltage Contrast，VC)的方法来进行失效点定位。对于热点的方法而言，由于热点的尺寸往往远大于MOS晶体管的尺寸，所以采用热点的方法并不能精确定位到某一个失效的MOS晶体管。

对于采用VC方法进行失效点定位来说，实质是比较MOS晶体管的栅电极的表面电压。如图1所示，有源区11上具有栅电极13，栅电极13和有源区11通过栅介质层12实现隔离。当栅介质层12被击穿后，栅介质层12中存在击穿孔20，击穿孔20将栅电极13和有源区11短路。目前，使用扫描电子显微镜(SEM)由栅电极顶部的方向向下观测栅电极13的表面电压(如图1中箭头所示的方向)。在失效的MOS晶体管中，表面电荷Q1产生于栅电极13的表面，然后表面电荷Q1通过击穿孔20释放到有源区11中，使得表面电荷Q1约等于0，此时，栅电极13的表面电压V1＝Q1/C≈0，其中，C为栅介质层12与有源区11的等效电容。

然而，对于大尺寸的MOS晶体管而言，栅电极13的特征尺寸(CD)很大，使得栅介质层12与有源区11的等效电容C非常大。如果栅介质层12中不存在击穿孔20时，栅电极13的表面电荷Q2为一固定值，表面电荷Q2与扫描电子显微镜的参数设置相关。此时，在有效的MOS晶体管中，栅电极13的表面电压V2＝Q2/C，而由于等效电容C非常大，造成栅电极13的表面电压V2非常小，近似为零。

由于失效的MOS晶体管中栅电极13的表面电压V1和有效的MOS晶体管中栅电极13的表面电压V2差别不大，所以目前所使用的VC定位的方法判断大尺寸的MOS晶体管是否失效并不是很理想，尤其对于大尺寸的MOS晶体管阵列，用VC方法来定位失效点就更加困难。

发明内容

本发明的目的在于，提供一种栅介质层的完整性检测方法，能快速准确地判断栅介质层是否完整，并能精确地定位失效的晶体管的位置，提高检测的准确性。

为解决上述技术问题，本发明提供一种栅介质层的完整性检测方法，包括：

提供一待测样品，所述待测样品包括有源区以及形成于所述有源区上的栅电极结构和电介质层，所述栅电极结构包括堆叠设置于有源区上的栅介质层和栅电极，所述电介质层露出所述栅电极的表面；

提供一电解池，所述电解池包括电源、电解池阳极以及电解液，所述电源的阳极连接所述电解池阳极；

将所述有源区与所述电源的阴极电连接；