[发明专利]一种低温漂系数的带隙基准电压产生电路

说明书

技术领域

本发明涉及非制冷红外焦平面读出电路技术领域，尤其是涉及一种低温漂系数的带隙基准电压产生电路。

 

背景技术

在集成电路设计中，经常使用的基准源有三种，它们分别为：齐纳（Zener）基准源、XFET 基准源和带隙（Bandgap）基准源。

随着片上集成系统（SOC）的迅速发展，模拟功能模块应该能够兼容标准的CMOS 工艺。尽管掩埋齐纳基准源和 XFET 基准源的输出温度特性很好，但是二者的制造工艺流程都很难与标准的 CMOS 工艺兼容。并且齐纳基准源的输出一般超过 5V。这就限制了这两种基准源的使用。相比之下，带隙基准源具有很多优势：

（1）能够完全兼容标准的 CMOS 工艺，并且精度受工艺影响小；

（2）在低电源电压（如 1.2V 左右的电源电压）下依然可以很好的工作；

（3）带隙基准电压的各项技术指标表现优良，如：温漂系数、电源抑制比、噪声、线性调整率等完全能够满足使用要求。

基于以上几方面的优点，带隙电压基准在近些年得到广泛的应用，成为一个研究热点。

带隙基准源作为集成电路中一个重要的模块，被广泛应用在低压差线性稳压器（LDO）、充电电池保护芯片和通信电路、射频收发器、flash 存储器等多种模拟及数模混合集成电路中。它是片上集成系统（SOC）芯片中不可或缺的部分，为整个芯片提供精确的原动力和电压参考点。因此，设计能够满足要求、结构简单、成本低的基准电压源具有十分重要的意义。

 

发明内容

本发明的目的之一是提供一种能够在至少两个不同的温度处获得零温漂带隙基准电压的带隙基准电压产生电路。

本发明公开的技术方案包括：

提供了一种低温漂系数的带隙基准电压产生电路，其特征在于，包括：运算放大器A1；第一晶体管Q1，所述第一晶体管Q1连接到所述运算放大器A1的同相输入端；第二晶体管Q2，所述第二晶体管Q2连接到所述运算放大器A1的反相输入端；温度补偿电路，所述温度补偿电路的一端连接到所述运算放大器A1的所述反相输入端，另一端连接到所述运算放大器A1的输出端并且通过第一电阻R连接到所述运算放大器A1的所述同相输入端；其中所述温度补偿电路在至少两个温度处对所述带隙基准电压产生电路进行补偿，使得所述带隙基准电压产生电路在所述至少两个温度处输出零温漂的带隙基准电压。

本发明的一个实施例中，所述温度补偿电路包括至少第一温度补偿电阻和第二温度补偿电阻，所述第一温度补偿电阻具有第一温度系数，所述第二温度补偿电阻具有第二温度系数，所述第一温度补偿电阻和所述第二温度补偿电阻串联，并且所述第一温度系数和所述第二温度系数不相同。

本发明的一个实施例中，所述第一晶体管Q1的发射极接地，所述第一晶体管Q1的集电极连接到所述第一晶体管Q1的基极并且连接到所述运算放大器A1的所述同相输入端。

本发明的一个实施例中，所述第二晶体管Q2的发射极接地，所述第二晶体管Q2的集电极连接到所述第二晶体管Q2的基极并且通过第二电阻R0连接到所述运算放大器A1的所述反相输入端。

本发明的一个实施例中，所述温度补偿电路满足：

，

其中R₀₀为第零电阻的阻值，R₀₁为第一温度补偿电阻的阻值，R₀₂为第二温度补偿电阻的阻值，R_0N为第N温度补偿电阻的阻值，α₁为第一温度补偿电阻的温度系数，α₂为第二温度补偿电阻的温度系数，α_N为第N温度补偿电阻的温度系数，T为绝对温度，V_T为热电压，n为所述第二晶体管Q2与所述第一晶体管Q1的面积之比，为禁带宽度，m为测量迁移率时的电场的函数，k为玻尔兹曼常数，q为单位电荷所带电荷量，V_BE2为所述第二晶体管Q2的发射结电压，V_out为所述带隙基准电压产生电路的输出电压，N为大于或者等于2的自然数。

本发明的实施例的带隙基准电压产生电路中，温度补偿电路中包括至少两个具有不同温度系数的温度补偿电阻，能够在至少两个温度处对带隙基准电压产生电路进行补偿，使得带隙基准电压产生电路在至少两个温度处输出零温漂的带隙基准电压。

 

附图说明

图1是本发明一个实施例的低温漂系数的带隙基准电压产生电路的结构示意图。