[发明专利]基于工作负载实施对高速缓存的动态启用和禁用的方法和计算机系统

说明书

技术领域

本发明总体上涉及数据处理领域，并且更具体地涉及一种用于在计算机系统中基于工作负载实施对高速缓存的动态启用和禁用的方法、计算机系统和存储器控制器。

背景技术

现代计算机系统通常被配置以大量存储器以便向计算机系统中的一个或多个处理器提供数据和指令。

在历史上，处理器速度比针对特别是DRAM(动态随机访问存储器)的大部分存储器的存储器访问时间更快地有所提高。已经构建了存储器层级以减少处理器和存储器之间的性能不匹配。例如，大多数现代处理器被构建为具有L1(1级)高速缓存，其由处理器半导体芯片上的SRAM(静态随机访问存储器)所构建。L1高速缓存非常快，仅在处理器的一个或数个周期内提供读和写。然而，虽然非常快，但是L1高速缓存也十分小，可能是64KB(千字节)至256KB。经常还在处理器芯片上实现L2(2级)高速缓存。虽然一些处理器采用DRAM存储，但是L2高速缓存通常也使用SRAM存储进行构造。L2高速缓存通常在字节数量方面比L1高速缓存大数倍，但是读和写却更慢。一些现代处理器芯片还包含更高级别的高速缓存，诸如L3(3级)高速缓存。L3高速缓存能够保存数倍于L2高速缓存的数据。L3高速缓存有时利用DRAM存储进行构造。在一些计算机系统中，L3高速缓存在独立于处理器的一个或多个芯片上实现，并且利用印刷线路板(PWB)或多芯片模块(MCM)上的连线耦合至处理器。计算机系统的主存储器通常很大，经常为许多GB(前兆字节)并且通常以DRAM实现。

主存储器通常利用存储器控制器耦合至处理器，该存储器控制器可以与处理器集成在相同设备上或者与处理器分开定位，经常是位于相同的MCM(多芯片模块)或PWB上。存储器控制器从处理器接收加载或读命令以及存储或写命令并且对那些命令进行服务，从主存储器读数据或者向主存储器写数据。通常，存储器控制器具有一个或多个队列，例如读队列和写队列。读队列和写队列缓存包括一个或多个命令、控制、地址和数据在内的信息；由此使得处理器在给定时间能够有多个请求进行处理—包括读和/或写请求。

在持续的基础上，工业界进行了广泛的研究和开发工作以创建有所改进的创新性解决方案，以便通过改进存储器系统和存储器子系统的设计和操作而使得整体系统性能和密度最大化。

处于存储设备或存储子系统之前或内部的高速缓存经常能够产生非常大的性能增益。这是由联合、写命中、读命中、更低的响应时间以及突发吸收性(burst absorbency)带来的。这种非常大的性能增益在诸如具有许多小规模连续写入的日志之类的工作负载、具有高度空间关联以及低队列深度写入的事务工作负载中最为凸显，在上述工作负载中响应时间是最为重要的。

然而，高速缓存也可能成为危害。高速缓存需要更多的管理并且经常需要更多的硬件操作。这能够随两种极端工作负载而显然地看到。完全随机的小幅写入将快速填充高速缓存并且高速缓存将简单地成为管理开销。然而，根据确切的高速缓存算法以及高速缓存下的设备类型，高速缓存仍能惠及到该工作负载，因为其将操作(ops)重新排序为更具连续性。例如，利用自动扶梯(escalator)方案而使得操作离台的高速缓存可能使得旋转驱动器受益。完全顺序的大尺寸或最大尺寸的操作将受到影响，因为它们并没有从重写或联合获益，但是它们确实导致了额外的硬件操作以及软件/固件管理开销以在高速缓存中安全地存放数据。

作为示例，假设用于保存高速缓存的冗余副本的其间具有镜像机制的一对高速缓存存储适配器能够承受在两个卡之间镜像的最大1.3GB/s的写数据吞吐量。现在还假设当没有高速缓存时，每个卡能够向其之下的驱动器输送2.2GB/s。最后，假设适配器配对下的驱动器能够在大规模连续工作负载上保持5GB/s，在没有高速缓存的小规模随机工作负载上保持200MB/s，并且在具有高速缓存的小规模随机工作负载上保持800MB/s。

如果用户简单地开启高速缓存而运行，则大规模连续工作负载将达到1.3GB/s的极限而小规模随机工作负载将达到800MB/s的极限。

如果用户简单地在高速缓存禁用的情况下运行，则大规模连续工作负载将达到4.4GB/s的极限但是小规模随机工作负载将仅达到200MB/s。

应当注意的是，在几乎所有高速缓存存储系统中，启用和禁用高速缓存的操作都不是自由的。启用和禁用高速缓存伴随有硬件、固件和或软件的开销。