[发明专利]半导体器件

说明书

一种半导体器件包括与字线电耦接的存储器单元。另外，半导体器件包括操作电路，该操作电路对电耦接至选中字线的存储器单元执行编程循环。此外，当执行编程循环的次数超过参照数量时，操作电路增大施加至编程目标存储器单元的位线的编程允许电压。

相关申请的交叉引用

本申请要求2014年2月3日向韩国知识产权局提交的、申请号为10-2014-0012202的韩国专利申请的优先权，其全部公开通过引用合并于此。

技术领域

各种实施例总体上涉及一种半导体器件，并且更具体地涉及一种包括存储器单元的半导体器件。

背景技术

由于使用多晶硅沟道的三维NAND快闪存储器件的结构特性，当编程电压被施加至字线时，通过该字线和与之相邻的另一个字线之间的带带隧穿可以容易地形成电子-空穴对。由于结构特性，即浮体，可以将形成的空穴充电至漏极选择线(DSL)的底部以致恶化漏极选择晶体管的截止特性。

发明内容

根据本发明的一个实施例的半导体器件可以包括与字线电耦接的存储器单元。半导体器件还可以包括操作电路，其适于对电耦接至选中字线的存储器单元执行编程循环。此外，操作电路适于当执行编程循环的次数超过参照数量时，增大施加至编程目标存储器单元的位线的编程允许电压。

根据本发明的一个实施例的半导体器件可以包括存储块，所述存储块包括具有三维结构的存储串。存储串中的每个包括沿着垂直方向在位线和公共源极线之间电耦接的漏极选择晶体管、存储器单元以及源极选择晶体管。半导体器件还可以包括操作电路，所述操作电路适于对选中存储器单元执行编程循环。操作电路还可适于当执行编程循环的次数超过参照数量时增大施加至编程目标存储器单元的位线的编程允许电压。

附图说明

图1是说明根据本发明的一个实施例的半导体器件的示意图；

图2是说明图1中所示的存储块的电路图；

图3和图4是说明根据本发明的实施例的操作半导体器件的方法的流程图；

图5和图6是说明根据本发明的实施例的操作半导体器件的方法的波形图；

图7是说明根据本发明的一个实施例的存储系统的示意框图；

图8是说明根据本发明的上述各种实施例的执行编程操作的融合式存储器件或融合式存储系统的框图；以及

图9是说明根据本发明的一个实施例的包括快闪存储器件的计算系统的框图。

具体实施方式

在下文中，将参照附图详细描述各种实施例。提供附图以容许本领域中的普通技术人员理解本发明的实施例的范围。然而，可以采用不同形式来体现本发明，并且本发明不应当被解释为限于提出的实施例。更确切地，提供这些实施例，使得本公开将全面和完整。此外，提供实施例以向本领域的技术人员充分表达本发明的范围。由于截止特性的恶化，所以自位线施加的扩散电流可以导致沟道电位和沟道升压电平被降低。结果，编程干扰特性可能会恶化。在存储块中，可以将例如0V的编程允许电压施加至被选择执行编程操作的存储串的位线，以及可以将例如0V的接地电压施加至与选中存储串共享位线的相邻存储串的漏极选择线(DSL)。换言之，可以将0V的电压施加至包括在共享位线的相邻存储串中的漏极选择线的栅极和漏极两者。因此，漏极选择晶体管可以具有不良截止特性。照此，各种实施例涉及能够改善操作特性的半导体器件。

此外，‘连接/耦接’表示一个部件与另一个部件直接电耦接或一个部件与另一个部件间接电耦接。只要在句中未特意提及，单数形式可以包括复数形式。此外，在本说明书中使用的‘包括/包含’或‘包括有/包含有’表示存在或已经添加了一个或更多个部件、步骤、操作和元件。