[发明专利]反应性离子蚀刻

说明书

技术领域

本发明涉及反应性离子蚀刻的方法并且尤其，但不完全地涉及深反应性离子蚀刻(DRIE)和类似工艺的改进。

背景技术

在微机电系统(MEMS)领域中，可使用通常称为“博世工艺(Bosch Process)”的DRIE法实现硅和其它基板的各向异性蚀刻。例如这种工艺在美国专利5,501,893中有描述并且牵涉硅等离子体蚀刻步骤(通常使用SF₆)和包括含氟聚合物(通常为C₄F₈)的钝化步骤之间的交替。钝化步骤期间，使含氟聚合物沉积在所有样品表面。蚀刻步骤期间，优先使用离子辅助等离子体蚀刻将含氟聚合物从蚀刻形态的底部去除，同时仍保留其在侧壁上的保护作用。然后可蚀刻在所述形态底部暴露的硅，并且重复所述工艺直至达到所需深度。

DRIE固有的是称为纵横比依赖性蚀刻(ARDE)的现象，其中蚀刻速率与本文定义为形成形态的深度与宽度之比的纵横比成反比。这导致称为RIE延迟的观察结果，借此同时蚀刻的较小形态比较大形态更浅。向下蚀刻多种形态几何形状至蚀刻停止层时，有必要过蚀刻更宽的形态。这可产生例如“立稳”(或开缺口)以及失去尺寸控制的影响。

在MEMS传感器例如加速计的生产中尤其值得关注。在WO 2012/076837 A1中公开了MEMS加速计的实例。在这种装置中，硅晶片经显微机械加工以提供具有多个指状物的活动检验质量块，指状物与将在使用中固定的一部分晶片的指状物相互交叉。任何指定检验质量块指状物的一侧与相邻固定指状物之间的间隙与所述检验质量块指状物另一侧及其相邻固定指状物之间的间隙不同。当检验质量块移动时，所述检验质量块指状物与固定指状物之间的间隙改变，这导致指状物之间的容量变化。这可经测量和处理以计算加速度。在闭环系统中，间隙尺寸的变化产生阻碍检验质量块运动的静电力。在此类系统中，较宽间隙的宽度(例如15微米)与较窄间隙的宽度(例如5微米)之比大特别可取。可使用现有DRIE工艺，但是以指状物节距增大为代价，使所述装置更大以提供指定静电力产生相对较大的比例。如果使所述装置更小，则可能出现以上鉴定的立稳、开缺口和失去尺寸控制的问题。

当前补偿延迟的建议牵涉主要通过降低压力值优化蚀刻和钝化步骤及参数。然而，补偿DRIE延迟的当前技术以降低蚀刻速率为代价。

发明内容

本文公开了一种反应性离子蚀刻基板以形成至少第一和第二蚀刻形态的方法，其中所述第一蚀刻形态具有比所述第二蚀刻形态更大的纵横比(深度:宽度)，所述方法包括以下步骤：

在第一蚀刻阶段，蚀刻所述基板以便只将所述第一蚀刻形态蚀刻至预定深度；和

此后在第二蚀刻阶段，蚀刻所述基板以便将所述第一和所述第二形态均蚀刻至各自的深度。

提供借此相对于低纵横比形态，蚀刻所选高纵横比形态更长时间的第一和第二蚀刻阶段可能导致RIE延迟减少。

所述方法可包括将掩蔽材料贴到所述基板的表面以限定与所述第一和第二形态的所需形状相对应的第一和第二孔口。所述第一蚀刻阶段可包括仅通过所述第一孔口选择性蚀刻所述基板以将所述第一蚀刻形态蚀刻至预定深度。此后所述第二蚀刻阶段可包括通过所述两个孔口蚀刻所述基板，从而将所述第一和第二形态均蚀刻至各自的深度。

可将每个形态蚀刻至基本上相同的深度或所选不同深度。

使用掩蔽时，所述第一蚀刻阶段可包括堵塞所述第二孔口并且将所述基板暴露于反应性蚀刻工艺的步骤，借此在第一蚀刻阶段中仅通过所述第一孔口进行蚀刻。

所述堵塞步骤可包括贴上另一种掩蔽材料覆盖所述第二孔口，并且稍后在第二阶段蚀刻工艺之前将所述另一种掩蔽材料从所述第二孔口去除。

在一个实施方案中，相对于所述基板材料，所述另一种掩蔽材料可具有高选择性，以致其可基本上不受第一阶段蚀刻工艺影响。可选地，在另一实施方案中，所述另一种掩蔽材料可选择性较低并且对所述蚀刻工艺更敏感，以致逐渐变薄，然后暴露所述第二孔口，于是发生所述第二阶段蚀刻。

虽然以上技术可用于不同蚀刻工艺，但是对各向异性反应性离子工艺有特殊应用，包括交替的蚀刻和钝化步骤。

本发明还延伸到通过以上技术蚀刻的基板。

在实施方案中，较大纵横比与较小纵横比的比例可介于2.0和3.5之间，例如2.25至3.25，例如2.5至3.0，例如2.6至2.7。因此对于相等深度的形态，(通常是这种情况)较宽形态和较窄形态的相对宽度将具有这些值。