[发明专利]继电器驱动电路

说明书

技术领域

本发明涉及一种驱动电路，特别是涉及一种继电器驱动电路。

背景技术

传统的继电器驱动电路一般采用高压双极工艺或高压CMOS工艺来设计，来达到电路的耐压要求，增加了继电器驱动电路的成本，另外继电器两端通常需要外置高压二极管来达到将继电器上的电感电流泄放，根据继电器不同，二极管的耐压需要15V～30V，而一般来说二极管耐压越高，二极管价格就越高，这样又造成系统成本的增加。

目前很多系统中的继电器驱动电路多是一对一，即一路驱动电路对应一路继电器控制，但目前很多控制系统实现的功能越来越多，经常会有单片机资源有限，驱动I/O口不够用的情况，这种情况下只能选择更多I/O口的单片机，也进一步造成系统成本的增加。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种继电器驱动电路，该电路采用常压CMOS工艺设计，具有两个单片机I/O口，可控制多路继电器输出，不需要接任何外围设备可直接驱动12V、24V继电器电路，大大节约控制系统的资源及成本。

按照本发明提供的技术方案，所述的继电器驱动电路包括串行接口、移位寄存器、数据锁存器、控制器及继电器驱动模块，串行接口包含时钟端口CLK、数据端口DATA，实现与MCU的通讯；移位寄存器的数据输入端和时钟端分别连接数据端口DATA和时钟端口CLK；数据锁存器的数据输入端连接移位寄存器的输出端，数据锁存器的时钟端连接控制器的输出端，数据锁存器的输出端连接继电器驱动模块；控制器的输入端分别连接时钟端口CLK和数据端口DATA；串行通讯数据首先经过移位寄存器转换为并行数据，之后经控制器使能将移位寄存器中数据存储到数据锁存器之中，最终驱动继电器驱动模块输出。

具体的，所述移位寄存器包括N个上升沿触发器，数据锁存器包括N个低电平锁存的锁存器，控制器为一个受控于DATA、CLK信号的上升沿触发器，继电器驱动模块包括N路继电器驱动端口，所述N个上升沿触发器的数据输入端和时钟端均分别连接数据端口DATA和时钟端口CLK；所述受控于DATA、CLK信号的上升沿触发器的输出端分别连接N个低电平锁存的锁存器的时钟端，第i个上升沿触发器的输出端连接第i个低电平锁存的锁存器的数据输入端，第i个低电平锁存的锁存器的输出端连接第i路继电器驱动端口，i=1，2，…，N，N>1。

具体的，所述继电器驱动端口包括：高压NMOS管栅极接来自低电平锁存的锁存器输出的控制信号，高压NMOS管源极接地，高压NMOS管漏极为Q端，高压NMOS管漏极经过二极管的串联（3到4个）电路输出为COM端，COM端接继电器电源端，继电器连接在COM端和Q端之间。

所述高压NMOS管的N阱作为漂移区。所述高压NMOS管将N+有源区分开，使N+有源区之间有间距，并将一端的N+有源区采用N阱包围，所述N阱与另一N+有源区部分重叠。

本发明的优点是：1，通过在常压CMOS工艺上实现多个高压继电器的驱动，降低了继电器电路的制造成本；2，通过芯片集成二极管，可减少外围二极管的使用，降低系统成本，3，通过两线串行通讯方式，减少了继电器驱动对I/O口的需求，降低系统成本。

附图说明

图1本发明的继电器驱动电路外围使用图。

图2本发明电路结构框图。

图3本发明的电路逻辑结构图。

图4本发明的时序图。

图5本发明的继电器驱动端口结构图。

图6本发明使用的耐高压NMOS管版图结构。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。

本发明对继电器驱动芯片进行改进设计，通过改进芯片，使得在常压CMOS工艺上可实验驱动高压继电器的情况，降低继电器驱动芯片制造成本，同时将外置高压二极管集成在电路内部，缩减继电器外围成本，最后通过对电路逻辑的修改，采用两线通讯，实现多路继电器的输出控制。

如图1所示，该继电器驱动电路接5V电源，CLK、DATA端口与微处理器I/O端口相连，COM端口接继电器电源端，最高可接24V电压，继电器连接在Q端和COM端之间，该继电器驱动电路最多可驱动10个继电器负载。