[发明专利]继电器驱动电路有效

专利信息
申请号: 201410349130.6 申请日: 2014-07-22
公开(公告)号: CN104091722A 公开(公告)日: 2014-10-08
发明(设计)人: 任罗伟;王成;陈峰;蒋红利 申请(专利权)人: 无锡中微爱芯电子有限公司
主分类号: H01H47/00 分类号: H01H47/00
代理公司: 无锡市大为专利商标事务所(普通合伙) 32104 代理人: 曹祖良;韩凤
地址: 214028 江苏省无锡市*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 继电器 驱动 电路
【权利要求书】:

1.继电器驱动电路,其特征是:包括串行接口、移位寄存器、数据锁存器、控制器及继电器驱动模块,串行接口包含时钟端口CLK、数据端口DATA,实现与MCU的通讯;移位寄存器的数据输入端和时钟端分别连接数据端口DATA和时钟端口CLK;数据锁存器的数据输入端连接移位寄存器的输出端,数据锁存器的时钟端连接控制器的输出端,数据锁存器的输出端连接继电器驱动模块;控制器的输入端分别连接时钟端口CLK和数据端口DATA;串行通讯数据首先经过移位寄存器转换为并行数据,之后经控制器使能将移位寄存器中数据存储到数据锁存器之中,最终驱动继电器驱动模块输出。

2.如权利要求1所述继电器驱动电路,其特征是,所述移位寄存器包括N个上升沿触发器,数据锁存器包括N个低电平锁存的锁存器,控制器为一个受控于DATA、CLK信号的上升沿触发器,继电器驱动模块包括N路继电器驱动端口,所述N个上升沿触发器的数据输入端和时钟端均分别连接数据端口DATA和时钟端口CLK;所述受控于DATA、CLK信号的上升沿触发器的输出端分别连接N个低电平锁存的锁存器的时钟端,第i个上升沿触发器的输出端连接第i个低电平锁存的锁存器的数据输入端,第i个低电平锁存的锁存器的输出端连接第i路继电器驱动端口,i=1,2,…,N,N>1。

3.如权利要求2所述继电器驱动电路,其特征是,所述继电器驱动端口包括:高压NMOS管栅极接来自低电平锁存的锁存器输出的控制信号,高压NMOS管源极接地,高压NMOS管漏极为Q端,高压NMOS管漏极经过二极管的串联电路输出为COM端,COM端接继电器电源端,继电器连接在COM端和Q端之间。

4.如权利要求3所述继电器驱动电路,其特征是,所述二极管的串联电路包括3到4个二极管的串联。

5.如权利要求3所述继电器驱动电路,其特征是,所述高压NMOS管的N阱作为漂移区。

6.如权利要求3所述继电器驱动电路,其特征是,所述高压NMOS管将N+有源区分开,使N+有源区之间有间距,并将一端的N+有源区采用N阱包围,所述N阱与另一N+有源区部分重叠。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡中微爱芯电子有限公司,未经无锡中微爱芯电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410349130.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top