[发明专利]一种应用于多次可编程非易失性存储器的灵敏放大器

说明书

技术领域

本发明属于非易失存储器领域，具体涉及一种应用于MTP存储器中的非易失存储的灵敏放大器。

背景技术

MTP(multiple-time-programmable)存储器是当前新兴的非易失存储器。除了对存储单元的编程和擦除外，对存储单元的数据的正确读出也是整个存储器关键操作，完成这一关键操作的最核心的电路是灵敏放大器。随着应用需求的增加，低电源电压低功耗已经成为非易失存储器的设计和发展方向。由于位线上的各种寄生电容并未随着工作电压的降低和工作电流的下降而有所减小。在低电源电压低功耗的MTP存储器中，在读取数据时，芯片的主要功耗来自于灵敏放大器。因此在低功耗的应用中，应尽可能的降低灵敏放大器的功耗，从而达到降低整个存储的读取功耗。

同时在低电源电压MTP存储器中，位线上的充电速度大大低于在高电压下工作的MTP存储器，MTP存储器的读取速度也会受到很大影响，这也会制约MTP存储器的适用范围

发明内容

本发明的目的是提供一种应用于多次可编程非易失性存储器的灵敏放大器，该电路结构简单、占用面积小、读取速度快、功耗低、静态功耗几乎为零、性能稳定。

一种应用于多次可编程非易失性存储器的灵敏放大器，包括预充电电路、检测电路、输出电路、BL0位线和BL1位线，其中，

所述预充电电路，由第一NMOS管、第四NMOS管和第五NMOS管组成，用来平衡BL0位线和BL1位线之间的电压差，在读取数据前先进行预充电，使BL0位线和BL1位线的电位相同；

所述检测电路，由第三PMOS管、第四PMOS管、第二NMOS管和第三NMOS管组成，用来检测BL0位线和BL1位线之间的电流差，通过正反馈的方式将位线上的电流差转换为检测电路的两条输出线上的电压差，并使电压差加大，然后将加大的电压差信号输送给输出电路；

所述输出电路，由第一缓冲器和第二缓冲器组成，接收检测电路传送来的加大的电压差信号，输出电源电压和参考电压GND。

进一步的，还包括提供基准电压的第一PMOS管和第二PMOS管。

优选的，所述预充电电路、检测电路、输出电路、BL0位线和BL1位线中各元件的连接关系为：第一PMOS管和第二PMOS管的源极和衬底均连接至电源电压接收端SOURCE，第一PMOS管和第二PMOS管的栅极连接至开关使能信号的接收端SENSE，第一PMOS管和第二PMOS管的漏极分别是位线BL0和位线BL1的输入端；第一NMOS管的源极连接至第二PMOS管的漏极，第一NMOS管的漏极连接至第一PMOS管的漏极，第一NMOS管的衬底连接至参考电压GND；第三PMOS管的源极连接至第一PMOS管的漏极，第三PMOS管的漏极连接至第二NMOS管的漏极，第三PMOS管的栅极连接至第二NMOS管的栅极，第三PMOS管的衬底连接至电源电压，第四PMOS管的源极连接至第二PMOS管的漏极，第四PMOS管的漏极连接至第三NMOS管的漏极，第四PMOS管的栅极连接至第三NMOS管的栅极，第四PMOS管的衬底连接至电源电压，其中第三PMOS管和第二NMOS管组成一个反相器，第四PMOS管和第三NMOS管组成另一个反相器；第三PMOS管和第二NMOS管的漏极连接至第四PMOS管和第三NMOS管的栅极，第四PMOS管和第三NMOS管的漏极均连接至第三PMOS管和第二NMOS管的栅极，第四NMOS管的漏极连接至第三PMOS管和第二NMOS管的漏极，第五NMOS管的漏极连接至第四PMOS管和第三NMOS管的漏极，第四NMOS管和第五NMOS管的源极以及衬底均连接到参考电压GND，第一缓冲器的输入端连接至第四NMOS管的漏极，第二缓冲器的输入端连接至第五NMOS管的漏极。

与现有技术相比，本发明的有益效果是：

本发明的放大器结构简单、占用面积小、读取速度快、功耗低、静态功耗几乎为零、性能稳定。

附图说明

图1为本发明的放大器的具体电路原理图。

图2为本发明的放大器实施的电路工作时序图。

图中标号说明：1：第一PMOS管；2、第二PMOS管；3、第一NMOS管；4、第三PMOS管；5、第四PMOS管；6、第二NMOS管；7、第三NMOS管；8、第四NMOS管；9、第五NMOS管；101、第一缓冲器；102、第二缓冲器。

具体实施方式

下面结合说明书附图和具体实施例对本发明作进一步详细的说明。