[发明专利]64路低速高精度模拟采集实现方法

说明书

技术领域

本发明涉及一种多路采集方法，属于测试控制领域。

背景技术

在航天设备测试中，测试设备需要对不同型号和功能的被测设备输出多路模拟信号进行高精度采集，如压力的、温度的、流量的、声音的、电参数的等等，现有的数据采集卡采集接口往往比较少，且采集精度不高。

发明内容

本发明目的是为了解决现有的数据采集卡采集接口往往比较少，且采集精度不高的问题，提供了一种64路低速高精度模拟采集实现方法。

本发明所述64路低速高精度模拟采集实现方法，该方法采用运放电路、AD转换芯片、FPGA和8片多路选择器来实现，8片多路选择器的输入端共同通过运放电路接入64路模拟数据，每片多路选择器的8路数据输出端均与AD转换芯片的8路数据输入端相连，AD转换芯片的数据及控制信号输出端FPGA的数据及控制信号输入端相连，每片多路选择器的选通信号输入端分别与FPGA的一个选通信号输出端相连；

所述64路低速高精度模拟采集实现方法由FPGA进行逻辑控制，在进行逻辑初始化后，FPGA逻辑控制的具体过程为：

状态1：当前被选通的多路选择器是否切换完毕，若切换完毕，则转入状态2；若未切换完毕，则继续状态1；

状态2：发送AD转换开始指令，并维持一个时钟周期高电平，然后转入状态3

状态3：判断AD转换芯片的模数转换是否完毕，若转换完毕，转入状态；若未转换完毕，继续状态3；

状态4：FPGA依次读取AD转换芯片的8个通道采集的数据，将采集的数据依次写入FPGA内置的16位128个字节的RAM中；完成读取一片多路选择器传输的数据后，转入状态5；

状态5：判断是否需要对多路选择器进行通道切换，若需要进行通道切换，则将RAM内存储地址递增，并控制选通下一片多路选择器，进行通道切换，然后转入状态1。

本发明的优点：本发明适用于不同的测试领域中，能够提供高精度多通道模拟采集，同时可根据实际测试调整参数满足不同的测试需求，控制逻辑具备可移植性。实现64路模拟量的采集；采集精度达到16位。本发明的功能电路及配置逻辑适用于不同的总线接口。

附图说明

图1是本发明所述64路低速高精度模拟采集实现方法涉及的硬件原理图；

图2是逻辑控制状态图；

图3是本发明所述64路低速高精度模拟采集实现方法的流程图。

具体实施方式

具体实施方式一：下面结合图1至图3说明本实施方式，本实施方式所述64路低速高精度模拟采集实现方法，该方法采用运放电路1、AD转换芯片3、FPGA4和8片多路选择器2来实现，8片多路选择器2的输入端共同通过运放电路1接入64路模拟数据，每片多路选择器2的8路数据输出端均与AD转换芯片3的8路数据输入端相连，AD转换芯片3的数据及控制信号输出端FPGA4的数据及控制信号输入端相连，每片多路选择器2的选通信号输入端分别与FPGA4的一个选通信号输出端相连；

所述64路低速高精度模拟采集实现方法由FPGA4进行逻辑控制，在进行逻辑初始化后，FPGA4逻辑控制的具体过程为：

状态1：当前被选通的多路选择器2是否切换完毕，若切换完毕，则转入状态2；若未切换完毕，则继续状态1；

状态2：发送AD转换开始指令，并维持一个时钟周期高电平，然后转入状态3

状态3：判断AD转换芯片3的模数转换是否完毕，若转换完毕，转入状态4；若未转换完毕，继续状态3；

状态4：FPGA4依次读取AD转换芯片3的8个通道采集的数据，将采集的数据依次写入FPGA4内置的16位128个字节的RAM中；完成读取一片多路选择器2传输的数据后，转入状态5；

状态5：判断是否需要对多路选择器2进行通道切换，若需要进行通道切换，则将RAM内存储地址递增，并控制选通下一片多路选择器2，进行通道切换，然后转入状态1。

AD转换芯片3和8片多路选择器2的触发器时钟连接在一个共同的时钟信号上，状态改变发生在时钟跳变沿时刻。

本方法基于FPGA作为主控制器，采用Verilog语言进行编程，适用于不同的总线接口。硬件原理如图1所示。

多路选择器2采用型号为MAX308的多路选择器。

AD转换芯片3采用型号为AD7606的AD转换芯片。