[发明专利]电路装置和用于该电路装置的运行方法

权利要求书

1.电路装置（100），其具有用于输入第一数字输入数据（d_i1）的第一输入端（110a）、用于输出数字输出数据（d_o）的输出端（120）和用于接收控制信号（s）的控制输入端（130），其特征在于，设置至少两个寄存器单元（140a、140b），所述至少两个寄存器单元（140a、140b）包括第一寄存器单元（104a）和第二寄存器单元（104b），并且所述电路装置（100）被构造为根据控制信号（s）a）选择性地将第一数字输入数据（d_i1）或第二数字输入数据（d_i2）的至少一部分写入到第一寄存器单元（104a）中，并且b）选择性地将第一数字输入数据（d_i1）或第二数字输入数据（d_i2）的至少一部分写入到第二寄存器单元（104b）中，其中所述电路装置（100）具有用于输入第二数字输入数据（d_i2）的第二输入端（110b）和/或用于形成第二数字输入数据（d_i2）的单元（140），

其中所述电路装置从第一寄存器单元（104a）和第二寄存器单元（104b）的输出中选择数字输出数据，并且其中总是选择对应于第一数字输入数据（d_i1）的数据，而不是对应于第二数字输入数据（d_i2）的数据。

2.根据权利要求1所述的电路装置（100），其中所述电路装置（100）被构造为同时实施到第一寄存器单元（104a）和第二寄存器单元（104b）的写过程。

3.根据前述权利要求1至2之一所述的电路装置（100），其中所述电路装置（100）具有第一多路复用器单元（102a），所述第一多路复用器单元（102a）能用第一数字输入数据（d_i1）和第二数字输入数据（d_i2）来施加并且被构造为根据控制信号（s）或者由该控制信号导出的信号（s’）将第一数字输入数据（d_i1）或第二数字输入数据（d_i2）的至少部分输出给第一寄存器单元（104a）。

4.根据前述权利要求3所述的电路装置（100），其中所述电路装置（100）具有第二多路复用器单元（102b），所述第二多路复用器单元（102b）能用第一数字输入数据（d_i1）和第二数字输入数据（d_i2）来施加并且被构造为根据控制信号（s）或者由该控制信号导出的信号（s’）将第一数字输入数据（d_i1）或第二数字输入数据（d_i2）的至少部分输出给第二寄存器单元（104b）。

5.根据前述权利要求4所述的电路装置（100），其中所述电路装置（100）具有第三多路复用器单元（106），所述第三多路复用器单元（106）能用第一寄存器单元（104a）的输出信号（o1）和用第二寄存器单元（104b）的输出信号（o2）施加，并且被构造为根据控制信号（s）或者由该控制信号导出的信号（s’）将第一寄存器单元（104a）的输出信号（o1）或者第二寄存器单元（104b）的输出信号（o2）输出。

6.根据前述权利要求5所述的电路装置（100），其中能向所述第一多路复用器单元（102a）和第三多路复用器单元（106）输送由控制信号导出的信号（s’）并且向第二多路复用器单元（102b）输送控制信号（s）。

7.根据权利要求2所述的电路装置（100），其中所述电路装置（100）被构造为同时地、与控制信号（s）同步地实施到第一寄存器单元（104a）和第二寄存器单元（104b）的写过程。

8.根据权利要求5所述的电路装置（100），其中所述第三多路复用器单元被构造为根据控制信号（s）或者由该控制信号导出的信号（s’）将第一寄存器单元（104a）的输出信号（o1）或者第二寄存器单元（104b）的输出信号（o2）输出给电路装置（100）的输出端（120）。

9.数据寄存器（1000），其中所述数据寄存器（1000）具有至少一个根据前述权利要求之一所述的电路装置（100）。

10.根据权利要求9所述的数据寄存器（1000），其中所述数据寄存器被设置用于实现根据高级加密标准AES的行变换功能。

11.用于运行电路装置（100）的方法，所述电路装置（100）具有用于输入第一数字输入数据（d_i1）的第一输入端（110a）、用于输出数字输出数据（d_o）的输出端（120）和用于接收控制信号（s）的控制输入端（130），其特征在于，设置至少两个寄存器单元（140a、140b），所述至少两个寄存器单元（140a、140b）包括第一寄存器单元（104a）和第二寄存器单元（104b），并且所述电路装置（100）根据控制信号（s）a）选择性地将第一数字输入数据（d_i1）或第二数字输入数据（d_i2）的至少一部分写入到第一寄存器单元（104a）中，并且b）选择性地将第一数字输入数据（d_i1）或第二数字输入数据（d_i2）的至少一部分写入到第二寄存器单元（104b）中，其中所述电路装置（100）具有用于输入第二数字输入数据（d_i2）的第二输入端（110b）和/或用于形成第二数字输入数据（d_i2）的单元（140），

其中所述电路装置从第一寄存器单元（104a）和第二寄存器单元（104b）的输出中选择数字输出数据，并且其中总是选择对应于第一数字输入数据（d_i1）的数据，而不是对应于第二数字输入数据（d_i2）的数据。