[发明专利]一种逻辑电平信号传输方法及装置

权利要求书

1.一种逻辑电平信号传输方法，其特征在于，包括：

将发送的第一逻辑电平信号与第二逻辑电平信号进行叠加后产生叠加逻辑电平信号，将所述叠加逻辑电平信号传输后分离为第三逻辑电平信号与第四逻辑电平信号，第三逻辑电平信号或第四逻辑电平信号被响应接收；

第一逻辑电平信号和第二逻辑电平信号分别与第三逻辑电平信号和第四逻辑电平信号相同，在第一逻辑电平信号完成传输后进行第二逻辑电平信号的传输：

在上述步骤之前，还包括：

配置发送的第一逻辑电平信号与第二逻辑电平信号为常态逻辑电平；

设置参数，使接收的第三逻辑电平信号和第四逻辑电平信号为常态逻辑电平；

配置用于响应的有效逻辑电平信号；

控制第一逻辑电平信号或第二逻辑电平信号由常态逻辑电平信号变为有效逻辑电平信号。

2.根据权利要求1所述的逻辑电平信号传输方法，其特征在于：

在上述步骤之后，还包括：

设置发送的第一逻辑电平信号或第二逻辑电平信号由有效逻辑电平信号恢复为常态逻辑电平信号的恢复时间和接收的第三逻辑电平信号或第四逻辑电平信号的响应间隔时间，所述恢复时间小于或等于所述响应间隔时间。

3.一种逻辑电平信号传输装置，其特征在于：包括第一组信号输入输出接口、逻辑电平信号叠加电路、逻辑电平信号分离电路、第二组信号输入输出接口；

第一组信号输入输出接口包括第一逻辑电平信号输出接口与第二逻辑电平信号输出接口，分别连接逻辑电平信号叠加电路的第一逻辑电平信号输入端与第二逻辑电平信号输入端，用于将第一逻辑电平信号与第二逻辑电平信号发送到逻辑电平信号叠加电路；

逻辑电平信号叠加电路，用于将第一逻辑电平信号与第二逻辑电平信号进行叠加后产生叠加逻辑电平信号，并将所述叠加逻辑电平信号通过叠加信号输出端传输到逻辑电平信号分离电路的叠加信号输入端；

逻辑电平信号分离电路，用于将所述叠加逻辑电平信号分离为第三逻辑电平信号与第四逻辑电平信号，分别通过第三逻辑电平信号输出端和第四逻辑电平信号输出端输出；

第二组信号输入输出接口包括第三逻辑电平信号输入接口与第四逻辑电平信号输入接口，分别连接逻辑电平信号分离电路的第三逻辑电平信号输出端和第四逻辑电平信号输出端，用于响应接收第三逻辑电平信号或第四逻辑电平信号：

还包括第一微控制器和第二微控制器；

所述第一微控制器，用于将第一组信号输入输出接口配置为所述第一逻辑电平信号输出接口与第二逻辑电平信号输出接口；并用于先配置发送的第一逻辑电平信号与第二逻辑电平信号为常态逻辑电平，再控制第一逻辑电平信号或第二逻辑电平信号由常态逻辑电平信号变为有效逻辑电平信号；

所述第二微控制器，用于将第二组信号输入输出接口配置为所述第三逻辑电平信号输入接口与第四逻辑电平信号输入接口；并配置用于响应的有效逻辑电平信号。

4.根据权利要求3所述的逻辑电平信号传输装置，其特征在于：

所述第一微控制器，用于设置发送的第一逻辑电平信号或第二逻辑电平信号由有效逻辑电平信号恢复为常态逻辑电平信号的恢复时间；

所述第二微控制器，用于设置接收的有效逻辑电平信号的响应间隔时间，第三逻辑电平信号或第四逻辑电平信号为有效逻辑电平信号；

所述恢复时间被设置为小于或等于所述响应间隔时间。

5.根据权利要求3所述的逻辑电平信号传输装置，其特征在于：

所述第一组信号输入输出接口连接开关，通过所述开关控制发送的第一逻辑电平信号或第二逻辑电平信号由常态逻辑电平信号变为有效逻辑电平信号。

6.根据前述权利要求3-5中任一项所述的逻辑电平信号传输装置，其特征在于：

所述逻辑电平信号叠加电路的第一逻辑电平信号输入端经第一电阻(R11)接电源，经第二电阻(R12)接地；

所述逻辑电平信号叠加电路的第二逻辑电平信号输入端经第四电阻(R14)连接第三电阻(R13)的一端，第三电阻(R13)的另一端接电源；

第一电阻(R11)和第二电阻(R12)的对接端与第三电阻(R13)和第四电阻(R14)的对接端连接为逻辑电平信号叠加电路的叠加信号输出端。

7.根据前述权利要求3-5中任一项所述的逻辑电平信号传输装置，其特征在于：

所述逻辑电平信号分离电路的叠加信号输入端连接所述叠加信号输出端，所述逻辑电平信号分离电路具有第一三极管(Q21)、第二三极管(Q22)、第三三极管(Q23)；

所述叠加信号输入端连接第一三极管(Q21)的发射极，第一三极管(Q21)的基极与电源之间串联有第五电阻(R21)，第一三极管(Q21)的基极与地之间串联有第六电阻(R22)，第一三极管(Q21)的集电极与电源之间串联有第七电阻(R23)，第一三极管(Q21)的集电极连接所述第三逻辑电平信号输入接口；

所述叠加信号输入端经第八电阻(R24)连接第三三极管(Q23)的基极，所述第八电阻(R24)的两端并联有第一电容(C21)，第三三极管(Q23)的基极经第九电阻(R25)接地；第三三极管(Q23)的发射极接地；第三三极管(Q23)的集电极连接第二三极管(Q22)的基极，第二三极管(Q22)的基极经第十电阻(R26)连接所述叠加信号输入端，第二三极管(Q22)的基极经第二电容(C22)接地；第二三极管(Q22)的发射极接地；第二三极管(Q22)的集电极经第十一电阻(R27)接电源，第二三极管(Q22)的集电极连接所述第四逻辑电平信号输入接口。