[发明专利]一种无寄存器异步逐次逼近型模数转换器

说明书

技术领域

本发明涉及模数转换领域，特别是涉及一种无寄存器异步逐次逼近型模数转换器。

背景技术

随着移动电子市场的不断扩大与数字技术的飞速发展，各个系统对相应模数转换器的性能有了更高的要求，多种类型的模数转换技术相继出现。其中，逐次逼近型模数转换器因自身具备低功耗小面积的特点，使得它更适合用于移动便携式设备中。传统的同步逐次逼近型模数转换器由于内部比较器同步时钟需要顾及最慢的情况(比较器两输入电压差值越小，所需要的比较时间越长)，使其限制转换器无法达到比较高的转换速度。

发明内容

本发明要解决的技术问题是提供一种无寄存器异步逐次逼近型模数转换器，解决现有技术中模数转换器的转换速度小、工作效率低的问题。

为了解决上述技术问题，本发明实施例提供一种无寄存器异步逐次逼近型模数转换器，包括：

数模转换器，用于获取一对差分输入信号；

比较器，用于对所述一对差分输入信号进行比较，得到一比较结果；

逻辑开关控制器，用于根据所述比较结果产生第一控制信号和用于改变所述数模转换器的电容阵列中电容下极板电压幅值，进而改变所述一对差分输入信号幅值的第二控制信号，并存储所述比较结果；

异步时钟产生器，用于根据所述比较结果与所述第一控制信号产生驱动所述比较器工作的异步时钟信号；

输出器，用于接收到第一外供时钟信号时将所述逻辑开关控制器内存储的比较结果进行输出。

上述的无寄存器异步逐次逼近型模数转换器，优选的，其中所述比较器、逻辑开关控制器以及异步时钟产生器构成一个闭环反馈系统，所述异步时钟产生器根据所述比较器的输出结果产生时钟信号的下降沿，所述时钟信号控制所述比较器停止工作进而驱动所述逻辑开关控制器开始工作，所述异步时钟产生器再根据所述逻辑开关控制器的输出结果产生所述时钟信号的上升沿，驱动所述比较器对所述一对差分输入信号进行比较工作。

上述的无寄存器异步逐次逼近型模数转换器，优选的，所述数模转换器由第一电容阵列、第二电容阵列、第三电容阵列、第四电容阵列以及一对采样构成；

其中，所述第一电容阵列和第三电容阵列中电容的上极板均接在所述比较器的正向输入端；所述第二电容阵列和第四电容阵列中的电容上极板均接在所述比较器的反向输入端；所述第一电容阵列和第二电容阵列中均有一个单位电容下极板恒接地，其余电容的下极板分别连接一个由逻辑开关控制器控制的用于选择接地或者电源电压端的选择开关；所述第三电容阵列和第四电容阵列中所有电容的下极板分别连接一个由逻辑开关控制器控制的用于选择接地或者电源电压端的选择开关；一对所述采样开关分别与所述比较器的正向输入端和反向输入端相连。

上述的无寄存器异步逐次逼近型模数转换器，优选的，所述数模转换器还包括：

一对空置电容，位于所述采样开关与所述比较器之间，所述一对空置电容的上极板分别接在所述比较器的正向输入端和反向输入端，下极板恒接地。

上述的无寄存器异步逐次逼近型模数转换器，优选的，所述第一电容阵列、第二电容阵列、第三电容阵列和第四电容阵列均由7个电容构成，其中，2个电容容值均为单位电容，其余5个电容容值以2为倍数递增。

上述的无寄存器异步逐次逼近型模数转换器，优选的，所述逻辑开关控制器包括第一存储控制模块、第二存储控制模块、第三存储控制模块、第四存储控制模块、第五存储控制模块、第六存储控制模块、第七存储控制模块和存储模块；

其中，所述第一存储控制模块的第一输入端与第二外供时钟信号的反向输出端相连，第一输出端与所述第二存储控制模块的第一输入端相连；所述第二存储控制模块的第一输出端与所述第三存储控制模块的第一输入端相连；所述第三存储控制模块的第一输出端与所述第四存储控制模块的第一输入端相连；所述第四存储控制模块的第一输出端与所述第五存储控制模块的第一输入端相连；所述第五存储控制模块的第一输出端与所述第六存储控制模块的第一输入端相连；所述第六存储控制模块的第一输出端与所述第七存储控制模块的第一输入端相连；所述第七存储控制模块的第一输出端与所述存储模块的第一输入端相连。

上述的无寄存器异步逐次逼近型模数转换器，优选的，所述第一存储控制模块、第二存储控制模块、第三存储控制模块、第四存储控制模块、第五存储控制模块、第六存储控制模块和第七存储控制模块均包括：