[发明专利]阵列基板行驱动电路及液晶显示装置

说明书

【技术领域】

本发明涉及显示面板技术领域，特别涉及一种阵列基板行驱动电路及液晶显示装置。

【背景技术】

传统的显示面板一般采用窄边框设计的技术方案。

传统的窄边框设计的技术方案一般采用多层金属走线或GOA(Gate driver On array)二种技术来实现。其中，多层金属走线的技术方案并不能显著地实现窄边框，相反，其会增加面板短路的几率，使得良率下降以及成本上升。而GOA技术可以使用显示面板的现有制程，将控制水平扫描线的驱动电路制作在面板显示区域周围的基板上，使之替代IC来完成水平扫描线的驱动。GOA技术能简化显示面板的制作工序，降低成本，使显示面板更适合制作窄边框或无边框的显示产品，近年来在平板显示领域受到广泛关注。

在实践中，发明人发现目前大部分的GOA电路也具有一定局限性：比如，组成GOA电路的TFT元件会由于应力阻抗stress效应而出现阈值电压漂移，从而使GOA电路输出的稳定性受到影响。

因此，需解决现有技术GOA电路中，存在的TFT元件阈值电压漂移，影响GOA电路输出的稳定性的技术问题。

【发明内容】

本发明的目的在于提供一种阵列基板行驱动电路及液晶显示装置，其能避免GOA电路中TFT元件阈值电压漂移，从而提高GOA电路输出的稳定性。

为解决上述问题，本发明实施例的技术方案如下：

一种阵列基板行驱动电路，包括多级连接的阵列基板行驱动单元，其中，对于所述阵列基板行驱动电路中的第n级阵列基板行驱动单元，包括第n-3级信号输入端、第n-2级信号输入端、第n+2级信号输入端、第一输出端、第二输出端、低电平输入端以及高频时钟信号输入端，n为大于3的正整数；

其中，所述第n-3级信号输入端与第n-3级的阵列基板行驱动单元的第二输出端相连；所述第n-2级信号输入端与第n-2级的阵列基板行驱动单元的第一输出端相连；所述第n+2级信号输入端与第n+2级的阵列基板行驱动单元的第一输出端相连；所述第二输出端与第n+3级的阵列基板行驱动单元的第n-3级信号输入端相连；所述第一输出端与第n+2级的阵列基板行驱动单元的第n-2级信号输入端相连，且与第n-2级的阵列基板行驱动单元的第n+2级信号输入端相连，用于向显示区域的第n级水平扫描线提供扫描信号；

所述第n级阵列基板行驱动单元还包括：

上拉控制单元，包括一第一薄膜晶体管，分别与所述第n-2级信号输入端、所述第n-3级信号输入端以及所述第二输出端连接，其中，所述第n-3级信号输入端的信号的峰值电压为所述第n-2级信号输入端的信号的峰值电压的两倍，用于上拉所述第二输出端的电位；

上拉单元，分别与所述高频时钟信号输入端、所述第一输出端连接，并与所述上拉控制单元共同连接于所述第二输出端，用于对所述第一输出端的信号进行充电，以使所述第二输出端达到更高的电位；

下拉控制单元，分别与低电平输入端、所述上拉控制单元及所述上拉单元连接，用于在所述第一输出端的信号处于非充电状态时，控制所述第二输出端和所述第一输出端保持低电位；

下拉单元，分别与所述第n+2级信号输入端、所述低电平输入端、所述下拉控制单元连接，并与所述上拉单元及所述上拉控制单元共同连接于所述第二输出端，用于下拉所述第二输出端的电位。

在上述阵列基板行驱动电路中，所述第一薄膜晶体管具有第一栅极、第一源极及第一漏极；

所述第一栅极电性连接至所述第n-3级信号输入端，所述第一源极电性连接至所述第n-2级信号输入端，所述第一漏极分别与所述下拉控制单元电性连接，并与所述下拉单元及所述上拉单元共同连接于所述第二输出端。

在上述阵列基板行驱动电路中，所述上拉单元包括一电容和第二薄膜晶体管，所述第二薄膜晶体管具有第二栅极、第二源极及第二漏极，所述电容包括第一极板和第二极板；

所述第二栅极通过第二输出端分别与所述上拉控制单元和所述电容的第一极板电性连接，所述第二源极与所述高频时钟信号输入端电性连接，所述第二漏极与第一输出端电性连接。

在上述阵列基板行驱动电路中，所述下拉控制单元包括第一下拉控制子单元；

所述第一下拉控制子单元包括第三薄膜晶体管，所述第三薄膜晶体管具有第三栅极、第三源极及第三漏极；

所述第三栅极与所述第一漏极连接，第三漏极与所述低电平输入端连接；