[发明专利]阵列基板行驱动电路及液晶显示装置

权利要求书

1.一种阵列基板行驱动电路，包括多级连接的阵列基板行驱动单元，其特征在于：对于所述阵列基板行驱动电路中的第n级阵列基板行驱动单元，包括：

第n-3级信号输入端、第n-2级信号输入端、第n+2级信号输入端、第一输出端、第二输出端、低电平输入端以及高频时钟信号输入端，n为大于3的正整数；

其中，所述第n-3级信号输入端与第n-3级的阵列基板行驱动单元的第二输出端相连；所述第n-2级信号输入端与第n-2级的阵列基板行驱动单元的第一输出端相连；所述第n+2级信号输入端与第n+2级的阵列基板行驱动单元的第一输出端相连；所述第二输出端与第n+3级的阵列基板行驱动单元的第n-3级信号输入端相连；所述第一输出端与第n+2级的阵列基板行驱动单元的第n-2级信号输入端相连，且与第n-2级的阵列基板行驱动单元的第n+2级信号输入端相连，用于向显示区域的第n级水平扫描线提供扫描信号；

所述第n级阵列基板行驱动单元还包括：

上拉控制单元，包括一第一薄膜晶体管，分别与所述第n-2级信号输入端、所述第n-3级信号输入端以及所述第二输出端连接，其中，所述第n-3级信号输入端的信号的峰值电压为所述第n-2级信号输入端的信号的峰值电压的两倍，用于上拉所述第二输出端的电位；

上拉单元，分别与所述高频时钟信号输入端、所述第一输出端连接，并与所述上拉控制单元共同连接于所述第二输出端，用于对所述第一输出端的信号进行充电，以使所述第二输出端达到更高的电位；

下拉控制单元，分别与低电平输入端、所述上拉控制单元及所述上拉单元连接，用于在所述第一输出端的信号处于非充电状态时，控制所述第二输出端和所述第一输出端保持低电位；

下拉单元，分别与所述第n+2级信号输入端、所述低电平输入端、所述下拉控制单元连接，并与所述上拉单元及所述上拉控制单元共同连接于所述第二输出端，用于下拉所述第二输出端的电位。

2.根据权利要求1所述的阵列基板行驱动电路，其特征在于，所述第一薄膜晶体管具有第一栅极、第一源极及第一漏极；

所述第一栅极电性连接至所述第n-3级信号输入端，所述第一源极电性连接至所述第n-2级信号输入端，所述第一漏极分别与所述下拉控制单元电性连接，并与所述下拉单元及所述上拉单元共同连接于所述第二输出端。

3.根据权利要求1所述的阵列基板行驱动电路，其特征在于，所述上拉单元包括一电容和第二薄膜晶体管，所述第二薄膜晶体管具有第二栅极、第二源极及第二漏极，所述电容包括第一极板和第二极板；

所述第二栅极通过第二输出端分别与所述上拉控制单元和所述电容的第一极板电性连接，所述第二源极与所述高频时钟信号输入端电性连接，所述第二漏极与第一输出端电性连接。

4.根据权利要求2所述的阵列基板行驱动电路，其特征在于，所述下拉控制单元包括第一下拉控制子单元；

所述第一下拉控制子单元包括第三薄膜晶体管，所述第三薄膜晶体管具有第三栅极、第三源极及第三漏极；

所述第三栅极与所述第一漏极连接，第三漏极与所述低电平输入端连接；

所述第一下拉控制子单元还包括第四薄膜晶体管和第五薄膜晶体管，所述第四薄膜晶体管具有第四栅极、第四源极及第四漏极，所述第五薄膜晶体管具有第五栅极、第五源极及第五漏极；

所述第四栅极与所述第五栅极连接至所述第三源极，所述第四源极与第五源极连接至所述电容的第二极板，且与第一输出端连接；所述第四漏极与所述低电平输入端连接，所述第五漏极与第三栅极连接。

5.根据权利要求4所述的阵列基板行驱动电路，其特征在于，所述第n级阵列基板行驱动单元还包括低频时钟信号第一输入端和低频时钟信号第二输入端；

所述第一下拉控制子单元还包括第六薄膜晶体管和第七薄膜晶体管，所述第六薄膜晶体管具有第六栅极、第六源极及第六漏极，所述第七薄膜晶体管具有第七栅极、第七源极及第七漏极；

所述第六栅极、第六源极与第七源极连接至所述低频时钟信号第一输入端，所述第七栅极与所述低频时钟信号第二输入端连接；所述第六漏极与所述第七漏极连接至所述第四栅极。