[发明专利]像素驱动电路

权利要求书

1.一种像素驱动电路，包括：

发光二极管，具有第一端及第二端；

数据写入单元，用以接收数据信号；

第一晶体管，具有栅极、第一端及第二端，该栅极电性耦接该数据写入单元，该第一晶体管用以根据其栅极及其第一端的电压差决定流过该发光二极管的该第一端及该第二端的电流；

第一补偿单元，电性耦接该第一晶体管，用以搭配该第一晶体管提供该第一晶体管的该栅极到第一电压源的电流路径以及该第一晶体管的栅极到第二电压源的电流路径；

第二补偿单元，该第二补偿单元具有第一电容电性耦接该第一晶体管的该栅极，用以通过该第一电容的电压耦合，提供该第一晶体管的该栅极一电压变动，且该电压变动的大小等于该发光二极管的该第一端及该第二端的电压差；以及

第二晶体管，电性耦接该第一电压源与该第二电压源之间，用以导通或截止该第一电压源与该第二电压源之间的电流路径。

2.如权利要求1所述的像素驱动电路，其中

该发光二极管的该第一端电性耦接该第一晶体管的该第一端，而该发光二极管的该第二端则电性耦接该第二电压源；

该第一晶体管的该第一端通过该发光二极管电性耦接该第二电压源；

该数据写入单元包括第三晶体管与第二电容，该第三晶体管具有控制端、第一端与第二端，该第三晶体管的该控制端用于接收第一控制信号，而该第一端则用于接收该数据信号，该第二电容的第一端电性耦接该第三晶体管的该第二端，而该第二电容的第二端则电性耦接该第一电容的第一端与该第一晶体管的该栅极；

该第一补偿单元包括第四晶体管，该第四晶体管具有控制端、第一端与第二端，该第四晶体管的该控制端用于接收第二控制信号，该第四晶体管的该第一端电性耦接该第一晶体管的该栅极，而该第四晶体管的该第二端则电性耦接该第一晶体管的该第二端；以及

该第二补偿单元包括第五晶体管与第六晶体管，该第五晶体管具有控制端、第一端与第二端，该第五晶体管的该控制端用于接收第三控制信号，该第五晶体管的该第一端电性耦接该第一电容的第二端，而该第五晶体管的该第二端则电性耦接该第一晶体管的该第一端，该第六晶体管具有控制端、第一端与第二端，该第六晶体管的该控制端用于接收该第一控制信号，该第六晶体管的该第一端电性耦接该第五晶体管的该第一端，而该第六晶体管的第二端则电性耦接该第二电压源；

该第二晶体管具有控制端、第一端与第二端，该第二晶体管的该控制端用于接收该第三控制信号，该第二晶体管的该第一端电性耦接该第一晶体管的该第二端，而该第二晶体管的第二端则电性耦接该第一电压源。

3.如权利要求2所述的像素驱动电路，其中该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管与该第六晶体管用于在初始期间中处于导通；该第三晶体管、该第四晶体管与该第六晶体管用于在补偿期间中处于导通，且该补偿期间位于该初始期间之后，而该第二晶体管与该第五晶体管用于在该补偿期间中处于截止；该第三晶体管与该第六晶体管用于在写入期间中处于导通，且该写入期间位于该补偿期间之后，而该第二晶体管、该第四晶体管与该第五晶体管用于在该写入期间中处于截止；该第二晶体管与该第五晶体管用于在发光期间中处于导通，且该发光期间位于该写入期间之后，而该第三晶体管、该第四晶体管与该第六晶体管用于在该发光期间中处于截止。