[发明专利]具有串行总线协议在线实时检测分析功能的逻辑分析仪在审
申请号: | 201410174937.0 | 申请日: | 2014-04-28 |
公开(公告)号: | CN103955419A | 公开(公告)日: | 2014-07-30 |
发明(设计)人: | 杨万渝;戴志坚;马敏;赖建钧 | 申请(专利权)人: | 电子科技大学 |
主分类号: | G06F11/22 | 分类号: | G06F11/22;G06F13/42 |
代理公司: | 成都行之专利代理事务所(普通合伙) 51220 | 代理人: | 温利平 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 串行 总线 协议 在线 实时 检测 分析 功能 逻辑 | ||
1.一种具有串行总线协议在线实时检测分析功能的逻辑分析仪,包括采集通道、FPGA、ARM处理模块和DDR2存储器,采集通道包括探头、比较器、电平转换和DAC;ARM处理器中安装逻辑分析仪的系统软件;FPGA中设置有触发模块、主控模块、DDR2读写控制模块、ARM接口模块、门限控制模块和时钟模块,ARM处理器、主控模块和触发模块共同控制DDR2读写控制模块对DDR2读写控制模块的输入数据进行采集并存储在DDR2存储器中,供ARM处理器读取并输出,其中触发模块根据ARM处理器发送的触发控制字和通道数据产生触发标志发送给主控模块,触发控制字包括触发类型、触发条件和其他触发控制信息,ARM接口模块用于完成ARM处理器与FPGA中其他模块的通信,门限控制模块用于控制DAC生成门限阈值,时钟模块向FPGA中的其他模块提供同步时钟和采样率控制信号;其特征在于,还包括:
串行总线协议分析模块,包括若干个协议分析模块和分析结果选择器,每个协议分析模块对应一种串行总线协议,协议分析模块包括分析状态机和数据重组模块,分析状态机根据ARM处理器发送的协议分析控制字接收采集通道的通道数据并分析得到该通道数据的分析结果,数据重组模块将分析状态机得到的协议分析结果与通道数据组合得到带协议分析结果的数据;分析结果选择器用于根据ARM处理器发送的协议类型控制字选择对应协议分析模块生成的带协议分析结果的数据并输出至DDR2读写控制模块进行采集存储。
2.根据权利要求1所述的逻辑分析仪,其特征在于,还包括数据选择模块,接收通道数据和串行协议分析模块输出的带协议分析结果的数据,根据ARM处理器发送的数据类型控制字,选择对应的数据输出至DDR2读写控制模块。
3.根据权利要求1或2所述的逻辑分析仪,其特征在于,所述触发模块包括串行总线协议触发模块,包括若干个协议触发模块和触发选择器,协议触发模块与串行总线协议分析模块中的协议分析模块一一对应,协议触发模块中包含多个触发状态机和触发标志选择器,每个触发状态机包括若干个数据元素触发状态机;触发状态机接收通道数据,根据ARM处理器发送的触发条件对通道数据进行触发判断,当触发条件满足时将触发标志设置为有效,触发标志选择器根据ARM处理器发送的触发类型控制字选择对应的触发标志输出至触发选择器;触发选择器根据ARM处理器发送的触发类型控制字选择对应的触发标志输出至主控模块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410174937.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:道闸机芯
- 下一篇:2.4G智能道闸箱体