[发明专利]基于SPICE软件的模拟/射频集成电路设计方法

说明书

技术领域

本发明涉及一种集成电路设计方法。特别是涉及一种基于SPICE软件的模拟/射频集成电路设计方法。

背景技术

随着集成电路制造技术的发展，采用按比例缩小的原则(即在恒定电压下，器件尺寸缩小k倍，掺杂浓度增加k倍，电场强度增加k倍，则电流密度增加k³倍)，使IC的规模不断增加性能和功能不断扩大和完善。但因工作电压并不能相应降低，电路中的电流密度和电场强度大大增加，加上一些新技术的采用，如采用多层布线技术，互连线要经过多个复杂的台阶，台阶的覆盖性能变差，这就造成互连线中的电迁移问题严重起来；电场的增强使MOS器件中栅介质的漏电和击穿成了问题；在短沟器件中(有效沟道长度小于3μm)热载流子效应(HCI)显著，成为当前MOSFET中的主要可靠性问题；另外随着器件尺寸向超深亚微米的不断发展，负偏置温度不稳定效应(NBTI)使PMOS管的退化问题越来越严重。而集成电路应用领域的不断扩大，特别是近年来向军用及航空航天领域的发展，推动着集成电路可靠性水平的不断发展与提高。

在集成电路的设计阶段利用EDA工具及时评估CMOS集成电路在外界stress(信号摆幅、温度、偏置)条件下长期工作的可靠性水平，确定影响电路可靠性水平的主要失效机理，预计某种失效机理引起的早期失效，根据电路及版图设计找出可靠性方面的薄弱环节，及时改进电路或版图，使电路在投产前就具有长期的可靠性水平。近期以来，国外开发的可靠性仿真工具主要有HOTRON、RELY、BERT和ARET等，这些仿真工具以集成电路的失效物理为基础，能够提取反映失效机理的模型参数。但是这些仿真工具更侧重于失效模型的准确性和适用性，而不是管理费用和整合的最优化设计。另一方面，由于人们更多的是在集成电路制造阶段通过改良工艺步骤或者方法来提高可靠性，所以目前可用的既能优化设计又能进行可靠性仿真的仿真器非常少。在人们越来越意识到在设计阶段进行可靠性仿真的重要性这一时代背景下，如何利用主流仿真工具进行可靠性设计变得至关重要。

发明内容

本发明所要解决的技术问题是，提供一种能够很好的解决了设计阶段功能仿真与可靠性仿真同步性的基于SPICE软件的模拟/射频集成电路设计方法。

本发明所采用的技术方案是：一种基于SPICE软件的模拟/射频集成电路设计方法，包括如下步骤：

1)确定电路系统特性在可靠性方面的要求，即确定在一定时间内一定应力条件下电路系统特性的退化量，并将所述的退化量描述为元器件特性函数；

2)调整元器件参数，对电路系统进行优化设计，利用SPICE的灵敏度分析工具和SPICE的smoke分析工具找到既对电路系统特性影响大又受应力影响大的关键元器件，优化所述的该关键元器件参数，从而延长电路系统寿命周期；

3)判断优化后电路系统性能指标退化量的变化是否小于满足最小生命周期对应的退化量最大值，是进入步骤4)，否则返回步骤2)；

4)应用SPICE的蒙特卡罗分析仿真工具对电路系统进行不同工艺工艺角仿真，分析集成电路制造过程的元器件参数分散性对电路系统性能指标退化量的影响；

5)判断由元器件参数分散性导致的电路系统性能指标退化量的变化是否小于满足最小生命周期对应的退化量最大值，若满足电路系统要求，则完成设计，否则，返回到步骤2)。

步骤1)中所述电路系统特性包括：面积、功耗、频率、带宽、噪声特性、增益、线性度，所述的应力条件包括：温度、信号摆幅和偏置。

步骤1)所述的一定应力条件下电路系统特性退化是由可靠性因素和元器件参数分散性因素导致。

所述的可靠性的因素包括：热载流子效应和负偏置温度不稳定性。

所述的元器件参数分散性因素包括有：元器件参数相对标称值正向或负向偏离的大小和描述元器件参数分散性服从的分布规律。

步骤1)所述的将退化量描述为元器件特性函数，是确定系统特性退化量的绝对值ΔΨ或者相对值ΔΨ/Ψ，其中Ψ为电路性能指标。

步骤2)中所优化的关键元器件的参数包括有：漏源电流、衬底电流、宽长比和栅源电压。

步骤2)中所述对系统进行优化设计包括有增益和带宽的取舍、功耗和频率特性的取舍以及功耗和噪声特性的取舍。

步骤4)中所述不同工艺工艺角包括TT、FF、SS、FS、SF。