[发明专利]一种检测集成电路制造工艺中工艺波动的检测电路

权利要求书

1.一种检测集成电路制造工艺中工艺波动的检测电路，其特征在于，所述电路包括环振电路、时钟缓冲级、第一数级反相器链N以及第二数级反相器链P；

所述环振电路为反相器级联构成，所述环振电路的输出端分别与所述第一数级反相器链N的时钟输入端、第二数级反相器链P的时钟输入端和时钟缓冲级的输入端连接；所述第一数级反相器链N为反相器级联，并挂载D触发器构成，所述D触发器位于所述第一数级反相器链N的后端；所述第二数级反相器链P为反相器级联，并挂载D触发器构成，所述D触发器位于所述第二数级反相器链P的后端；所述D触发器的D端连接其前面的反相器的输出端，所述D触发器的CLK端均连接所述时钟缓冲级的输出端；

其中所述环振电路中的反相器为宽、长均大的NMOS晶体管和宽、长均大的PMOS晶体管；

所述第一数级反相器链N的反相器为宽、长均小的NMOS晶体管和宽、长均大的PMOS晶体管；

所述第二数级反相器链P的反相器为宽、长均大的NMOS晶体管和宽、长均小的PMOS晶体管；

所述环振电路的级数选择为127级，第一数级反相器链N的级数选择为135级，第二数级反相器链P的级数选择为295级；

所述第一数级反相器链N的后32级每2级挂一个D触发器，第二数级反相器链P的后64级每4级挂一个D触发器。

2.根据权利要求1所述的电路，其特征在于，所述环振电路产生一个时钟信号。

3.根据权利要求1所述的电路，其特征在于，所述环振电路的级数为127级，其反相器的尺寸为，NMOS：1200nm/600nm，PMOS：2520nm/630nm。

4.根据权利要求1所述的电路，其特征在于，所述第一数级反相器链N的级数选择为135级，其反相器尺寸为NMOS：120nm/60nm，PMOS：2520nm/630nm。

5.根据权利要求1所述的电路，其特征在于，所述第二数级反相器链P的级数选择为295级，其反相器的尺寸为，NMOS：1200nm/600nm，PMOS：240nm/60nm。