[发明专利]部分并行输入的累加左移准循环矩阵乘法器

权利要求书

1.一种部分并行输入的累加左移准循环矩阵乘法器，当采用近似下三角编码方法对QC-LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵F_i,j构成的阵列，f_i,j是循环矩阵F_i,j的生成多项式，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，以b比特为一段，向量m被等分为u段，即m＝(m₀,m₁,…,m_u-1)，部分校验向量p被等分为u段，即p＝(p₀,p₁,…,p_u-1)，其特征在于，所述乘法器包括以下部件：

生成多项式查找表L₀,L₁,…,L_u-1，分别预存准循环矩阵F中第0,1,…,u-1块列的循环矩阵生成多项式；

b位二进制乘法器M₀,M₁,…,M_u-1，分别对m的向量段和生成多项式查找表L₀,L₁,…,L_u-1的输出比特进行标量乘；

b位二进制加法器A₀,A₁,…,A_u-1，分别对b位二进制乘法器M₀,M₁,…,M_u-1的乘积和移位寄存器R₀,R₁,…,R_u-1的内容进行模2加；

移位寄存器R₀,R₁,…,R_u-1，分别存储b位二进制加法器A₀,A₁,…,A_u-1的和被循环左移1位后的结果以及最终的校验段p₀,p₁,…,p_u-1。

2.根据权利要求1所述的一种部分并行输入的累加左移准循环矩阵乘法器，其特征在于，所述生成多项式查找表L₀～L_u-1分别存储F的第0～u-1块列中的所有生成多项式，对于任一块列，依次存储第0,1,…,u-1块行对应的生成多项式。生成多项式查找表L₀～L_u-1串行输出生成多项式的比特。

3.一种部分并行输入的累加左移准循环矩阵串行乘法方法，当采用近似下三角编码方法对QC-LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵F_i,j构成的阵列，f_i,j是循环矩阵F_i,j的生成多项式，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，以b比特为一段，向量m被等分为u段，即m＝(m₀,m₁,…,m_u-1)，部分校验向量p被等分为u段，即p＝(p₀,p₁,…,p_u-1)，其特征在于，所述乘法方法包括以下步骤：

第1步，清零移位寄存器R₀,R₁,…,R_u-1；

第2步，输入向量段m_i(0≤i<u)；

第3步，生成多项式查找表L₀,L₁,…,L_u-1分别输出准循环矩阵F第i块行中第0,1,…,u-1块列的生成多项式比特，这些生成多项式比特分别通过b位二进制乘法器M₀,M₁,…,M_u-1与向量段m_i进行标量乘，b位二进制乘法器M₀,M₁,…,M_u-1的乘积分别通过b位二进制加法器A₀,A₁,…,A_u-1与移位寄存器R₀,R₁,…,R_u-1的内容相加，b位二进制加法器A₀,A₁,…,A_u-1的和被循环左移1位后的结果分别存入移位寄存器R₀,R₁,…,R_u-1；

第4步，重复第3步b次；

第5步，以1为步长递增改变i的取值，重复第2～4步u次，直到整个向量m输入完毕，此时，移位寄存器R₀,R₁,…,R_u-1存储的分别是校验段p₀,p₁,…,p_u-1，它们构成了部分校验向量p＝(p₀,p₁,…,p_u-1)。