[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体技术领域中，在20nm及以下技术节点中，出于间隙填充和器件性能的考虑，半导体器件中的栅极的材料将由钨（W）取代铝（Al）。钨栅极CMP被用于形成金属栅极结构。随着关键尺寸的缩小，在采用自对准工艺形成接触孔（CT）时，如果发生误对准（mis-alignment），将导致接触孔与钨栅极发生桥接的可能性增大。为避免上述问题，通常在通过CMP形成钨栅极的步骤之后，对钨栅极进行回刻蚀（etch back）工艺，然后沉积氮化硅薄膜并对氮化硅（SiN）薄膜进行CMP以形成氮化硅盖帽层。然而，由于钨金属与氮化硅之间的粘着力（adhesion force）比较小，在对氮化硅（SiN）薄膜进行CMP的过程中，很容易发生氮化硅（SiN）薄膜（氮化硅盖帽层）的剥离（delamination）。

如图1A至1E所示，现有技术中的上述半导体器件的制造方法，主要包括如下步骤：

步骤E1：提供包括伪栅极的前端器件100，去除伪栅极，在伪栅极原来的位置沉积功函数金属层（图中未示出）以及位于其上的钨薄膜；然后，对钨薄膜进行CMP（化学机械抛光）以形成钨栅极101。经过步骤E1，形成的图形如图1A所示。

其中，伪栅极的材料可以为多晶硅或其他合适的材料。前端器件100通常可以包括半导体衬底以及位于半导体衬底上的伪栅极介电层、伪栅极、栅极侧壁、层间介电层等，在此并不进行限定。

步骤E2：通过回刻蚀（etch back）工艺去除一定厚度的钨栅极101，如图1B所示。

经过步骤E2，钨栅极被去除

步骤E3：在钨栅极101之上沉积氮化硅薄膜1020，如图1C所示。

步骤E4：对氮化硅薄膜1020进行CMP，去除过量的氮化硅，以形成覆盖钨栅极101的氮化硅盖帽层102，如图1D所示。

其中，图1D所示的结构是半导体器件的制程中希望得到的结构。

然而，由于钨金属（即，钨栅极101）与氮化硅（即，氮化硅薄膜1020）之间的粘着力（adhesion force）比较小，在对氮化硅（SiN）薄膜1020进行CMP的过程中，很容易发生氮化硅（SiN）薄膜1020的剥离（delamination）现象，从而形成图1E所示的结构，导致半导体器件的良率下降。

在现有技术中，人们曾经尝试在钨栅极与氮化硅层之间沉积粘结层（glue layer），然而，粘结层往往导致在自对准接触孔形成的过程中发生侧墙（sidewall）桥接问题，也会在很大程度上影响半导体器件的良率。

可见，为解决现有技术中的上述问题，有必要提出一种新的半导体器件的制造方法。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，以防止钨栅极与氮化硅盖帽层剥离，提高半导体器件的良率。

本发明实施例提供一种半导体器件的制造方法，所述方法包括：

步骤S101：提供包括伪栅极的前端器件，去除所述伪栅极，在所述伪栅极原来的位置形成包括钨栅极的栅极结构；

步骤S102：对所述钨栅极进行回刻蚀，以去除一定厚度的所述钨栅极；

步骤S103：在所述钨栅极的上方形成至少一层钨-氮化钨叠层结构；

步骤S104：在所述钨-氮化钨叠层结构之上形成氮化硅盖帽层。

可选地，所述步骤S103包括：

步骤S1031：在所述钨栅极的上方形成含硼牺牲层；

步骤S1032：将所述含硼牺牲层暴露于含钨前驱气体中以在所述钨栅极的上方形成钨金属层；

步骤S1033：将所述钨金属层暴露于含氮气体中以将所述钨金属层的一部分氮化，从而形成钨-氮化钨叠层结构。

可选地，在所述步骤S1031中，形成所述含硼牺牲层的方法包括：沉积含硼气体，以在所述钨栅极的上方形成所述含硼牺牲层。

可选地，在所述步骤S1031中，所述含硼气体包括B₂H₆。

可选地，在所述步骤S1031中，所述含硼牺牲层的厚度为

可选地，在所述步骤S1031中，在形成所述含硼牺牲层时所采用的反应温度为200-400℃。

可选地，在所述步骤S1032中，所述含钨前驱气体包括WF₆、WCl₆和W(CO)₆中的一种或其中至少两种的组合。