[发明专利]半导体器件

说明书

一种半导体器件，包括：存储器单元阵列，其包括正常存储器单元阵列和冗余存储器单元阵列；正常刷新计数器适用于在刷新模式期间产生用于以第一周期对正常存储器单元阵列执行刷新操作的正常地址；以及冗余刷新计数器，适用于产生用于以比第一周期短的第二周期对冗余存储器单元执行刷新操作的冗余地址。

相关申请的交叉引用

本申请要求2013年9月2日提交的申请号为10-2013-0104766的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种用于执行刷新操作的半导体器件。

背景技术

如本领域众所周知的，半导体器件包括具有一个晶体管和一个电容器的存储器单元。通过对电容器充电电荷来存储数据。由于在电容器中发生泄漏电流，所以存储在电容器上的电荷经受损失而不被再次充电。半导体器件应当执行刷新操作以保持存储在电容器上的电荷。

更具体地，在半导体器件中，当数据‘1’要被存储存储器单元中时高电位被施加至存储器单元，而当数据‘0’要被存储存储器单元中时低电位被施加至存储器单元。以这种方式设计构成存储器单元的电容器，使得在没有电气变化时，其中的电荷应当始终保持在理想的存储器单元中。然而，实际上随着时间的流逝电容器以泄漏电流的形式损失存储其中的电荷，这意味着存储其中的电荷不会被保持，并且致使不可能识别存储的数据是‘1’还是‘0’。因此，需要执行一系列处理，周期性地感测存储在每个存储器单元中的数据，并且再次恢复其中的数据，以将数据保持在存储器单元中。这一系列处理被称作为刷新操作。

图1是说明传统的刷新信号发生器的电路图。

参见图1，用于产生刷新命令RE的刷新信号AFACT通过逻辑组合作为从外部输入的外部信号的芯片选择信号CS、行地址选通信号RAS、列地址选通信号CAS以及写入使能信号WE来产生。

刷新信号发生器响应于逻辑高的芯片选择信号CS、逻辑高的行地址选通信号RAS、逻辑高的列地址选通信号CAS以及逻辑低的写入使能信号WE而产生逻辑高的刷新信号AFACT。

在刷新操作模式期间，半导体器件顺序改变内部地址，并且可以响应于外部命令(例如，如图1中所示的刷新信号AFACT)而根据内部地址来使能字线。在根据外部命令的刷新操作模式期间，行地址以预定的周期顺序增大，并且存储器单元的相应字线被选中。存储在使能的字线的存储器单元中的电荷被感测、放大、以及再存储。经由刷新操作，存储在存储器单元中的数据保持而不损耗。

目标行刷新(TRR)操作用于防止可能由字线的过度激活引起的相邻的存储器单元的数据损耗。在TRR操作期间，执行针对相邻的字线以及目标字线的激活和预充电操作。经由TRR操作，即使目标字线过度激活相邻的存储器单元也可以得到保护。

然而，在TRR操作期间为了冗余字线作为目标字线被激活并且预充电，用于对冗余字线TRR操作的电路需要复杂，并且会需要用于电路的更多空间，这使得难以减小半导体器件的尺寸和半导体器件的制造成本。

发明内容

本发明的示例性实施例涉及一种用于控制冗余存储器单元的刷新周期的半导体器件。

根据本发明的一个实施例，一种半导体器件可以包括：存储器单元阵列，其包括正常存储器单元阵列和冗余存储器单元阵列；正常刷新计数器，适用于：在刷新模式期间产生用于以第一周期对正常存储器单元阵列执行刷新操作的正常地址；以及冗余刷新计数器，适用于：产生用于以比第一周期短的第二周期来对冗余存储器单元执行刷新操作的冗余地址。

半导体器件还可以包括冗余周期控制单元，其适用于控制第二周期。

半导体器件还可以包括正常行解码器，其适用于响应于正常地址而选择正常存储器单元阵列，以及冗余行解码器，适用于响应于冗余地址而选择冗余存储器单元阵列。