[发明专利]一种半导体器件的形成方法

说明书

技术领域

本发明涉及半导体制备领域，尤其是涉及一种半导体器件的形成方法。

背景技术

随着集成电路制造技术的发展，集成电路的集成度不断增加，集成电路的特征尺寸也不断减小，而对于集成电路中各电器元件的质量要求也越发严格。为此，集成电路制备工艺也不断革新，以提高制得的集成电路电器元件的质量。

如在COMS制备工艺中，后栅(gate last)工艺已逐渐取代前栅(gate first)工艺以提高栅极的质量。所谓前栅工艺是指，在半导体衬底的介质层内形成栅极开口后，直接于栅极开口内填充栅极材料，形成栅极，之后进行源漏注入，并进行退火工艺以激活源漏中的离子，从而形成源区和漏区。但前栅工艺中的退火工艺中，栅极不可避免地会受到高温影响而产生晶体管的阈值电压Vt漂移问题，从而影响半导体器件的电学性能。在后栅工艺中，先在介质层的栅极开口内填充伪栅材料（如多晶硅),在伪栅材料露出的衬底中形成源区和漏区后去除伪栅材料，重新形成栅极开口，并在栅极开口内填充栅极材料以形成栅极。后栅工艺可以减少高温退火形成源区和漏区时造成的栅极损伤问题，进而改善形成的半导体器件的电学性能。

在后栅工艺，去除伪栅材料是关键步骤，在现有的伪栅材料去除工艺中，湿法刻蚀工艺去除伪栅中的伪栅材料的效率低，且刻蚀成本大；采用干法刻蚀工艺，如采用HBr为刻蚀气体刻蚀伪栅材料可提高伪栅材料的去除效率，但干法刻蚀的刻蚀选择比较低，在去除伪栅材料后的过刻蚀过程中，会伤及诸如伪栅材料下方的HK（high K）层等半导体器件的其他部分。

为此，现有技术还发展了采用干法刻蚀和湿法刻蚀结合工艺去除伪栅材料的方案，包括：先以干法刻蚀工艺去除大部分的伪栅材料，之后再以湿法刻蚀工艺去除剩余的伪栅材料，从而提高伪栅材料去除的效率的同时，避免去除伪栅材料对半导体器件其余材料的损伤。

相比于单采用干法刻蚀去除伪栅材料的工艺，采用干法刻蚀和湿法刻蚀结合工艺去除伪栅材料的方法可有效缓解半导体器件在刻蚀伪栅材料时受到的损伤。但即使如此，在去除伪栅材料后，半导体器件仍会受到损伤，从而降低造成半导体器件的电学性能，如增加半导体器件的漏电流等。

为此，后栅工艺中，如何在确保伪栅材料的刻蚀效率的同时，如何进一步降低对半导体器件的损伤是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，减小去除伪栅材料层的过程对半导体衬底的损伤。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：

提供半导体衬底，在所述半导体衬底上形成伪栅结构，所述伪栅结构包括伪栅材料层；

采用干法刻蚀工艺去除所述伪栅材料层，所述干法刻蚀工艺采用含有H₂的气体为刻蚀气体。

可选地，所述干法刻蚀工艺包括：

第一刻蚀步骤，采用含有H₂的气体为刻蚀气体去除部分厚度的所述伪栅材料层；

第二刻蚀步骤，采用含有H₂和NH₃的气体为刻蚀气体去除剩余的所述伪栅材料层。

可选地，所述干法刻蚀工艺为脉冲刻蚀工艺。

可选地，所述第一刻蚀步骤，包括：

射频频率为2～60MHz，功率为50～1000W，刻蚀气体流量为10～1000sccm。

可选地，所述第二刻蚀步骤，包括：

射频频率为2～60MHz，功率为50～1000W，刻蚀气体流量为10～1000sccm。

可选地，所述第二刻蚀步骤中，所述H₂和NH₃的体积比为50:1～150:1。

可选地，在第一刻蚀步骤中，去除的伪栅材料层的厚度为伪栅材料层厚度的30%～90%。

可选地，在第一刻蚀步骤中，所述刻蚀气体还包括第一辅助气体，所述第一辅助气体为NH₃、HBr、O₂中的一种或多种；

所述第一辅助气体与H₂的体积比为1:50～1:150。

可选地，在第二刻蚀步骤中，所述刻蚀气体还包括第二辅助气体，所述第二辅助气体为HBr和O₂中的一种或多种；

所述第二辅助气体与H₂的体积比为1:50～1:150。