[发明专利]一种计算机系统及控制方法

说明书

本发明公开了一种计算机系统及控制方法，其中，储存器主要由易失性储存单元和非易失性储存单元形成，还包括监控统计模块，监控统计模块用于监控处理器的处理情况，以判断非易失性储存单元中需要驻留以及需要被替换的程序，并根据判断结果使程序驻留于非易失性储存单元中或者被替换出非易失性储存单元。其技术方案的有益效果是：系统采用了非易失性储存器，结合或者替代部分原有易失性储存单元的地址空间，并设置监测统计模块记录用户的使用习惯，能在保持系统高性能的基础上节省操作系统上电和热应用程序启动时间，并降低了数据导入的功耗。随着这种低功耗智能系统使用时间越长，系统运行速度会越来越快，用户体验也越来越好。

技术领域

本发明涉及一种计算机系统，尤其涉及一种能够快速启动且低功耗的计算机系统及其控制方法。

背景技术

现有的计算系统一般采用统一的体系结构，这种体系结构的系统架构如图1所示。其中包括为片上系统5（System On Chip，SOC），其组成有处理器1（CPU），片上缓存2（cache），还包括片外的易失性储存单元3形成的主储存器（main memory）以及外部储存器4。处理器1通过系统总线可以直接访问片上缓存2和易失性储存单元3，存放在外部储存器4中的数据或指令，先要经过外部互联总线导入易失性储存单元3中，然后从易失性储存单元3导入片上片上缓存2中，存在片上缓存2中的指令或数据再被处理器1直接访问。易失性储存单元3（也就是我们常说的内存）和片上缓存2，它们都是易失性储存器，断电后信息全部丢失。一般的易失性储存单元3采用动态随机储存器（DRAM），其速度相比处理器1频率要慢的多。如果所有的数据和指令都储存在易失性储存单元3中，将严重影响系统的性能。片上缓存2就是用于减少处理器1访问易失性储存单元3所需平均时间的部件。片上缓存2由静态随机储存器（SRAM）构成，在金字塔式储存体系中它位于自顶向下的第二层，仅次于处理器1的寄存器，其容量远小于易失性储存单元3，但速度却可以接近处理器1的频率。当处理器1发出易失性储存单元3访问请求时，会先访问片上缓存2内查看是否有请求数据。如果存在（命中），则不经访问易失性储存单元3直接返回该数据；如果不存在（失效），则要先把易失性储存单元3中的相应数据载入片上缓存2，再返回处理器1。外部储存器4主要是指硬盘、闪存等，其容量大且掉电以后信息不丢失，但是读取速度低。处理器1要读取外部储存器4中的内容，需要通过外设接口总线先将数据或指令导入易失性储存单元3中，处理器1再对易失性储存单元3中的数据或指令进行操作。外设接口总线的速度要远小于系统总线的速度，所以处理器1对片上片上缓存2和易失性储存单元3的读取速率要远大于外部储存器4读取速率。

然而片上缓存2和易失性储存单元3都是易失性储存器，掉电以后信息丢失，所以系统每一次上电或被唤醒，操作系统启动信息都必须从外部储存器4中导入易失性储存单元3中，然后再导入片上缓存2中，再被处理器1读取。虽然每次上电处理器1处理的信息几乎都是一样的，但是由于片上缓存2和易失性储存单元3都是易失性的，每次上电不得不重复将操作系统启动信息从外部储存器4导入易失性储存单元3和片上缓存2中，这样的传输过程速度非常慢，且功耗很高，操作系统也不能快速启动。