[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及一种半导体器件的制造技术，例如涉及一种适用于将包括形成有穿透电极的半导体芯片的半导体器件进行组装的有効技术。

背景技术

例如，在日本特开2009-260373号公报(专利文献1)中，公开了如下结构，即：在形成有半导体芯片的焊垫的面上形成位置对准标记，且将所述位置对准标记用做探头等碰到的实验专用焊垫的结构。

另外，在日本特开2005-175263号公报(专利文献2)中，公开了如下技术，即：在形成穿透电极的工序中形成且在衬底上形成同样结构的位置对准标记，并通过所述位置对准标记将堆叠的半导体芯片和衬底进行位置对准的技术。

在日本特开2011-49318号公报(专利文献3)中，公开了一种在晶圆的上表面形成多个电路区域，并在电路区域的内部设置位置对准标记的结构。而且，在专利文献3中还明确记载了可将在晶圆上形成的穿透电极的顶端部用做位置对准标记的方法。

在日本特开2008-153499号公报(专利文献4)中，公开了如下的半导体晶圆技术，即：将位置对准标记为基准，在依次形成构成半导体电路的晶体管及电阻等元件、以及形成与所述元件耦合的布线的同时，还形成贯穿半导体晶圆的电极及穿透电极的技术。

专利文献1 日本特开2009-260373号公报

专利文献2 日本特开2005-175263号公报

专利文献3 日本特开2011-49318号公报

专利文献4 日本特开2008-153499号公报

发明内容

在半导体器件(半导体封装)的小型化及安装的高密度化的技术中，目前，开发三维结构的SIP(System In Package，系统级封装)的三维安装技术很流行。即使在三维安装技术中，在晶圆状态下在芯片上凿开通孔并在其中填埋导电材料以形成穿透电极，且经由所述穿透电极将堆叠的芯片进行电连接的TSV(Through Silicon Via，硅穿透电极)技术对于将多个芯片进行堆叠而实现小型化方面是一种有效的技术。

使用了所述TSV技术的半导体器件的例子如有：在布线基板(封装基板)上将具有穿透电极的第1半导体芯片(如逻辑芯片)进行倒装芯片封装，而且所述第1半导体芯片的背面上安装(堆叠)具有突起电极的第2半导体芯片(如存储芯片)。在第1半导体芯片背面设置有与穿透电极对应的电极垫，第2半导体芯片经由所述突起电极、电极垫以及穿透电极与第1半导体芯片电连接。

上述半导体器件多以如下步骤进行组装。

1)通过芯片安装机的识别单元对形成于布线基板上的位置对准标记进行识别。

2)根据步骤1)的识别结果将第1半导体芯片安装到布线基板上。

3)再次通过芯片安装机的识别单元对形成于布线基板上的位置对准标记进行识别。

4)根据步骤3)的识别结果将第2半导体芯片安装到第1半导体芯片上。

但是，本案发明人按上述步骤将在布线基板上形成的位置对准标记共用于步骤1)及步骤3)中时，发现了相对于第1半导体芯片的布线基板的位置偏差(安装误差、安装精度偏差)将被加算到对于第2半导体芯片的第1半导体芯片的位置偏差上。也就是说，在对形成于布线基板上的位置对准标记进行识别，并在第1半导体芯片上安装第2半导体芯片的步骤3)、4)虽可保证第2半导体芯片和布线基板之间位置的位置精度，但是无法保证第2半导体芯片和第1半导体芯片之间的位置精度。而且，近年来，形成于第1半导体芯片上的多个穿透电极间的相邻间距变小到50μm左右，且对应各穿透电极的多个电极垫的相邻间距也大概为同等程度。因此、第1半导体芯片的电极垫和第2半导体芯片的突起电极之间即使仅是出现微小的位置偏差，也将导致无法保证第1半导体芯片和第2半导体芯片之间实现稳定的连接(电极垫和突起电极之间的稳定的连接)。

因此，为了提高第1半导体芯片和第2半导体芯片的位置对准精度(稳定化)，本案发明人研究了将在上诉步骤3)中所使用的位置对准标记设置在第1半导体芯片的背面上的结构。结果，本案发明人发现又出现了如下的新问题，即由于位置对准标记的图样与多个电极垫的配置图样相似，所以导致了在识别时出现误识别的问题。

本专利申请书中所公开的实施方式的目的是提供一种可提高半导体器件的可装配性的技术。

本发明的所述内容及所述内容以外的目的和新特征在本说明书的描述及附图说明中写明。