[发明专利]用于重命名表重建基于重新排序缓冲区的静态检查点设置

说明书

一种减少由于使流水线停止以重建重命名表而导致的时间惩罚的乱序CPU、设备和方法。一种微处理器可以包括具有解码器、分派器以及至少一个执行单元的流水线。重命名表存储重命名数据，并且检查点表（CPT）存储从分派器接收到的重命名数据。重新排序缓冲区（ROB）存储ROB数据，并且具有与CPT的静态映射关系。如果诸如由于误预测而清除了重命名表，则至少部分地通过并发复制存储在CPT中的重命名数据，协同在ROB上步移，来重建重命名表。

技术领域

本公开涉及半导体设备，并且更具体地涉及控制电子设备的操作的微处理器，以及使用这样的微处理器的电子设备。

背景技术

微处理器，也被称为中央处理单元（CPU），通过执行指令而工作。一些指令导致分支点，在分支点处，可以选择一条执行路径而非另一条。如果微处理器做出关于将选择哪条路径的正确推测性预测，并且预先执行沿该路径的指令，则微处理器可以具有增加的速度。这样的CPU被称为乱序CPU。然而，当存在误预测（misprediction）时，速度优势减少，并且需要恢复。

乱序CPU的挑战在于诸如写后写（Write After Write，WAW）和读后写（WriteAfter Read，WAR）的风险。通过寄存器重命名可以避免这些风险，寄存器重命名在跟踪重命名的源和目的地寄存器的重命名表的帮助下实现。

然而，剩下的问题在于任何时候都存在误预测的分支指令，因此不得不全部清除（flush）重命名表。因为由于分支可以被乱序执行，因此可能存在比误预测的分支指令早的等待引退（retire）的指令，所以清除是个问题。这些较早指令的重命名信息必须重建到重命名表中。

因此，该问题本身表现为延迟。在重建过程期间，重命名逻辑必须使流水线的前端停止（stall）发送用于重命名的新的指令。这种停止导致延迟，其等价于对分支误预测的惩罚。所述惩罚不仅取决于重建等待时间，还取决于重定向等待时间以及流水线的前端的深度。

为了减少这种停止，已经提出了设置检查点（check-pointing）方案，其先于分派级，作为重命名流水线的一部分。在这些方案中，传统上每个分支指令开启新的检查点窗口。该方法非常浪费空间，因为其需要与机器中允许的运行中的分支一样多的检查点。

发明内容

本描述给出微处理器、集成了微处理器的设备以及克服现有技术的问题的实例。

在一个实施例中，微处理器包括具有解码器、分派器以及至少一个执行单元的流水线。重命名表存储重命名数据，并且检查点表（CPT）存储从分派器接收到的重命名数据。重新排序缓冲区（ROB）存储ROB数据，并且具有与CPT的静态映射关系。如果诸如由于误预测而清除了重命名表，则至少部分地通过并发地复制存储在CPT中的重命名数据，通过协同在ROB上步移(walking the ROB)，来重建该重命名表。

相对于现有技术的优点在于减少由于使流水线停止以重建重命名表而导致的时间惩罚。另一优点产生于这样的事实，即，CPT处于分派器之后，其大幅减少成功重建重命名表所需的检查点数目。本发明导致在空间、功率和时序方面比预分派设置检查点方案更高效的实施例。

根据下列参考附图进行的详细描述，本说明书的这些及其他特征和优点将变得更加显而易见，在附图中：

附图说明

图1是根据示例实施例做出的微处理器的组件的图。

图2A、图2B、图2C是示出图1中的组件的不同示例实施例的图。

图3A是示出根据示例实施例做出的微处理器正常操作时的框图。

图3B是示出在正常操作之后重命名表被清除的图3A的微处理器的图，所述清除是检测到执行指令的误预测的结果。

图3C是示出重命名表在被清除之后被重建的图3B的微处理器的图。