[发明专利]一种集成电路有效
申请号: | 201410087688.1 | 申请日: | 2014-03-11 |
公开(公告)号: | CN104052408B | 公开(公告)日: | 2017-04-12 |
发明(设计)人: | 刘荣全 | 申请(专利权)人: | 联发科技(新加坡)私人有限公司 |
主分类号: | H03F1/00 | 分类号: | H03F1/00 |
代理公司: | 北京万慧达知识产权代理有限公司11111 | 代理人: | 张金芝,杨颖 |
地址: | 新加坡启汇城*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 集成电路 | ||
1.一种集成电路,其特征在于,包括:
放大器;
电容器阵列,与该放大器耦接并且并联,其中,该电容器阵列被配置为与电感器并联耦接,该电感器位于该集成电路的外部,其中,该电容器阵列和该电感器形成一储能电路;
电阻器阵列,与该电容器阵列并联耦接,其中,该电阻器阵列用于提供该电容器阵列和该电阻器阵列的整体频率响应,在预定频率范围内该整体频率响应的变化方向与该电感器的频率响应的变化方向相反。
2.根据权利要求1所述的集成电路,其特征在于,该电阻器阵列确保该储能电路的整体Q在第一频率上的损失大于在第二频率上的损失,其中,该第一频率大于该第二频率。
3.根据权利要求1所述的集成电路,其特征在于,该电阻器阵列以与该电感器的频率响应相反的方向预校正该电容器阵列的频率响应。
4.根据权利要求1或者3所述的集成电路,其特征在于,当频率变高,通过增加与该电感器并联的该电阻器阵列中电阻器分支的数目,该电阻器阵列引进一与该电感器并联的降低的电阻值。
5.根据权利要求1所述的集成电路,其特征在于,当频率升高,该电容器阵列中与该电感器并联的电容器分支的数目减少,以及该电阻器阵列中与该电感器并联的电阻器分支的数目增加;当频率降低,该电容器阵列中与该电感器并联的电容器分支的数目增加,以及该电阻器阵列中与该电感器并联的电阻器分支的数目减少;或者,
当频率升高,该电阻器阵列引进的与该储能电路并联的并联电阻降低;当频率降低,该电阻器阵列引进的与该储能电路并联的并联电阻升高。
6.根据权利要求1所述的集成电路,其特征在于,对于最低谐振频率,该电容器阵列中的所有电容器分支都与该电感器并联且在该电阻器阵列中所有电阻器分支都没有与该电感器并联,以及,对于最高谐振频率,该电阻器阵列中的所有电阻器分支都与该电感器并联以及该电容器阵列中的所有电容器分支都没有与该电感器并联。
7.根据权利要求1所述的集成电路,其特征在于,该电阻器阵列嵌入在该电容器阵列中,在该电阻器阵列中的每一个电阻器包括偏置电阻。
8.根据权利要求7所述的集成电路,其特征在于,当该偏置电阻被选择与该偏置电阻相关的电容器串联,该相关的电容器不作为该储能电路的一部分;当该偏置电阻被选择与该相关的电容器不串
联,该相关的电容器作为该储能电路的一部分。
9.根据权利要求1或者2所述的集成电路,其特征在于,在该预定频率范围内提供一平坦的频率响应。
10.根据权利要求1所述的集成电路,其特征在于,该电阻器阵列通过按比例的降低该电容器阵列在该预定频率范围内的Q值,对该电容器阵列的频率响应预校正,其中,当频率变高,该电容器阵列引进的与该储能电路并联的电阻变大。
11.根据权利要求7或者8所述的集成电路,其特征在于,该偏置电阻的端由开关控制,该开关包括一PN结。
12.根据权利要求11所述的集成电路,其特征在于,对于特定操作频率,当该电容器没有被选择时,在该电容器与该偏置电阻连接的节点处的负向信号摆动期间,该偏置电阻通过将该节点耦接到特定的偏置电压来确保该开关处于不导通状态。
13.根据权利要求11所述的集成电路,其特征在于,当该开关处于不导通状态,该偏置电阻通过避免该开关的非线性特性来减轻该放大器的谐波失真。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技(新加坡)私人有限公司,未经联发科技(新加坡)私人有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410087688.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种路由器用磁头放大电路
- 下一篇:一种光伏组件电池片的连接方法