[发明专利]用于高密度集成电路的电平转换器

说明书

相关申请的交叉引用

本申请要求于2013年3月13日提交的根据美国法典第35篇第119条共同待批的美国临时专利申请号第61/778,479的优先权，其全部内容结合于此作为参考。

技术领域

本发明总的来说涉及电路，更具体地，涉及诸如系统级芯片(“SOC”)和/或3D集成电路(“3D IC”)的高密度集成电路所使用的电平转换器(level shifter)。

背景技术

在各种高密度集成电路环境中，诸如模拟电路或射频(“RF”)电路的一些部件没有位于集成电路的主管芯(有时标示为SOC主管芯)上。通常，只有高速数字电路(诸如标准单元、SRAM、数字PIL和高速存储器输入/输出(“I/O”))位于SOC主管芯上。核心器件是形成在这种管芯上的器件以提供高速数字电路，并且它们通常运行速度较快、使用较低的电压、具有较高的集成度，但更易受到过压的影响和损坏。

系统中的I/O的通常处理集成电路管芯和具有大容量的部件接口(诸如与印刷电路板迹线、电缆等相关联的部件接口，与集成电路管芯内发送信号相比，这些接口需要更大的驱动功率和电压)之间的信号传输。I/O器件将主管芯的较快、较小的信号传输至这些其他较大容量的部件，并且通常在高压下传输信号。

半导体标准组织JEDEC提供了至少两个关于3D IC应用的I/O规范，即Wide I/O和Wide I/O 2，它们在文中统称为Wide I/O。Wide I/O规范针对具有几千个宽I/O通道的SDRAM(单片密度)器件的宽I/O应用，其中在存储器件和控制器件之间使用芯片-芯片直接连接方法。在Wide I/O中，用于数据输入/输出缓冲器的供电电压规定为1.2V±5％。然而，典型主管芯上的核心器件工作在较低电压下(例如0.9V)，并且如果工作在I/O电压电平下则可能过载。

在各种环境中，需要提供满足在SOC和3D IC应用中的高密度集成电路的I/O需要的电平转换器。

发明内容

根据本发明的一个方面，提供了一种用于在核心电压范围内的电压和大于核心电压范围的I/O电压范围内的电压之间进行转换的电平转换器，电平转换器包括：多个互连的晶体管，用作以核心电压范围内的电压进行操作的核心器件；输入接口，用于向多个互连的晶体管施加具有核心电压范围内的电压的输入信号；输出接口，耦合至多个互连的晶体管；第一电源接口，用于将多个互连的晶体管连接至处于I/O电压范围的高电压电平的第一电压电源；第二电源接口，用于将多个互连的晶体管连接至处于核心电压范围的低电压电平的第二电压电源；以及电压钳位元件，用作核心器件并具有大于或等于I/O电压范围和核心电压范围之间的压差的阈值电压，连接电压钳位元件以防止多个互连的晶体管受到超过核心电压范围的过压，电压钳位元件和多个互连的晶体管被配置为向输出接口提供高输出信号以及向输出接口提供低输出信号，其中，高输出信号为I/O电压范围的高电压电平，以及低输出信号比核心电压范围的低电压电平大接近一个阈值电压。

优选地，电压钳位元件是一对电压钳位元件中的一个，并且多个互连的晶体管包括：一对输入晶体管，以级联方式分别连接在第二电源接口和一对电压钳位元件之间，并且核心器件反相器连接在输入接口和一个输入晶体管之间；以及一对交叉耦合的晶体管，以级联方式分别连接在电压钳位元件和第一电源接口之间。

优选地，一对输入晶体管是NMOS核心器件，而一对交叉耦合的晶体管是PMOS核心器件。

优选地，多个互连的晶体管还包括将多个互连的晶体管中的其余晶体管与第一电源接口和第二电源接口中的一个连接的使能晶体管。

优选地，使能晶体管是将多个互连的晶体管中的其余晶体管连接至第二电源接口的NMOS核心器件。

优选地，电压钳位元件是二极管。

优选地，电压钳位元件是栅极端和漏极端短接在一起的MOS核心器件。

优选地，电平转换器适合于宽I/O应用。