[发明专利]高电压保护装置和方法

说明书

相关申请的交叉参考

本申请要求来自于2013年3月12日提交的共同未决临时申请序列号No.61/777,166的在35U.S.C.§119(e)下的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及半导体领域，更具体地，本发明涉及一种高电压保护装置和方法。

背景技术

在多种电路环境和应用中，电路组件被设计成在没有特定电压范围（例如，特定安全操作区域或SOA）内的持续损害的情况下操作。当宽电压摆动在电路中的一个位置处被期望或可能时，如果电路中的多个位置处的组件不受保护，它们可能受损害。例如，-60V和+60V之间的电压范围可能损害晶体管，诸如，具有约5V的相对低氧化物击穿电压的横向扩散金属氧化物半导体（LDMOS）晶体管。用于解决这样的电压摆动问题的一些方法使用利用高电压绝缘体上硅（HV SOI）制造处理制造的体二极管，通过这样的体二极管防止泄漏，或者使用特别设计的高电压隔离二极管。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种装置，包括：第一开关，用于响应于具有第一值的第一控制信号，将第一节点连接至第二节点，并且用于响应于具有第二值的所述第一控制信号，将所述第一节点与所述第二节点断开；第二开关，用于响应于具有所述第一值的第二控制信号，将所述第一节点连接至所述第三节点，并且用于响应于具有所述第二值的所述第二控制信号，将所述第一节点与所述第三节点断开，其中，负载连接在所述第二节点和所述第三节点之间；连接至所述第一节点的高电压检测电路，其中，所述高电压检测电路被配置成生成标识出所述第一节点处的电压是否超过预定阈值的检测信号；以及第一模块和第二模块，被配置成响应于标识出所述第一节点处的电压超过所述预定阈值的所述检测信号，分别将所述第一控制信号和所述第二控制信号设置为所述第二值。

在所述装置中：所述第一开关和所述第二开关分别是第一PMOS晶体管和第二PMOS晶体管；所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极连接至所述第一节点；所述第一PMOS晶体管的漏极连接至所述第二节点；所述第二PMOS晶体管的漏极连接至所述第三节点；并且所述第一PMOS晶体管的栅极和所述第二PMOS晶体管的栅极被连接为分别接收所述第一控制信号和所述第二控制信号。

在所述装置中：所述第一模块包括第一NMOS晶体管，所述第一NMOS晶体管的漏极连接至所述第一PMOS晶体管的栅极；并且所述第二模块包括第二NMOS晶体管，所述第二NMOS晶体管的漏极连接至所述第二PMOS晶体管的栅极。

在所述装置中：所述第一模块进一步包括第三PMOS晶体管，所述第三PMOS晶体管的栅极连接至所述第一PMOS晶体管的栅极，所述第三PMOS晶体管的源极连接至所述第一节点，并且所述第三PMOS晶体管的漏极连接至所述第一NMOS晶体管的漏极；并且所述第二模块进一步包括第四PMOS晶体管，所述第四PMOS晶体管的栅极连接至所述第二PMOS晶体管的栅极，所述第四PMOS晶体管的源极连接至所述第一节点，并且所述第四PMOS晶体管的漏极连接至所述第二NMOS晶体管的漏极。

在所述装置中：所述第一模块进一步包括：第一逻辑电路，所述第一逻辑电路的输出节点连接至所述第一NMOS晶体管的栅极，其中，所述第一逻辑电路被配置成响应于具有第一值的输入信号和标识出所述第一节点处的电压不超过所述预定阈值的所述检测信号，在所述输出节点处提供逻辑高电压值；并且所述第二模块进一步包括：第二逻辑电路，所述第二逻辑电路的输出节点连接至所述第二NMOS晶体管的栅极，其中，所述第二逻辑电路被配置成响应于具有第二值的输入信号和标识出所述第一节点处的所述电压不超过所述预定阈值的所述检测信号，在所述输出节点处提供逻辑高电压值。

在所述装置中，所述高电压检测电路包括：连接在所述第一节点和第四节点之间的电阻器；连接在所述第四节点和第五节点之间的器件，其中，所述器件被配置成当所述第四节点至所述第五节点的电压差大于第一电压时导通；一个或多个二极管，用于将电流从所述第五节点单向传导至接地节点，其中，所述一个或多个二极管不包括所述器件；以及反相器，用于使所述第五节点的逻辑电压值反相。